第11篇触发器与时序逻辑电路.docVIP

第11章 触发器与时序逻辑电路 组合电路的输出仅与输入有关，而时序电路的输出不仅与输入有关而且与电路原来的状态有关。组成数字电路的重要单元电路是触发器（Flip-Flop）。 本章首先介绍触发器和同步时序电路的分析，然后介绍寄存器、计数器等常用集成时序电路，最后对异步时序电路的分析也给予了简单介绍。 11.1 触发器 11.1.1 基本RS触发器 触发器有两个稳定的状态，可用来表示数字0和1。按结构的不同可分为，没有时钟控制的基本触发器和有时钟控制的门控触发器。 基本RS触发器是组成门控触发器的基础，一般有与非门和或非门组成的两种，以下介绍与非门组成的基本RS触发器。 1．电路结构与符号图 用与非门组成的RS触发器见图11-1。图中为置1输入端，为置0输入 端，都是低电平有效，Q、 为输出端，一般以Q的状态作为触发器的状态。 表 图11-1 与非门组成的基本RS触发器 2．工作原理与真值表 （1）当=0，=1时，因=0，G2门的输出端，G1门的两输入为1，因此G1门的输出端Q=0。 （2）当=1，=0时，因=0，G1门的输出端Q=1，G2门的两输入为1，因此G2门的输出端。 （3）当=1，=1时，G1门和G2门的输出端被它们的原来状态锁定，故输出不变。 （4）当=0，=0时，则有。若输入信号=0，=0之后出现=1，=1，则输出状态不确定。因此=0，=0的情况不能出现，为使这种情况不出现，特给该触发器加一个约束条件=1。 由以上分析可得到表11-1所示真值表。这里Qn表示输入信号到来之前Q的状态，一般称为现态。同时，也可用Qn+1表示输入信号到来之后Q的状态，一般称为次态。 3． 时间图 时间图也称为波形图，用时间图也可以很好的描述触发器，时间图分为理想时间图和实际时间图，理想时间图是不考虑门电路延迟的时间图，而实际时间图考虑门电路的延迟时间。由与非门组成的RS触发器理想时间图见图11-2。 11.1.2门控触发器 在数字系统中，为了协调一致地工作，常常要求触发器有一个控制端，在此控制信号的作用下，各触发器的输出状态有序地变化。具有该控制信号的触发器称为门控触发器。门控触发器按触发方式可分为电位触发、主从触发和边沿触发三类；按逻辑功能可分为RS触发器、D触发器、JK触发器、T触发器等四种类型。触发器的重点是它的逻辑功能和触发方式。 1. 门控RS触发器 （1） 电路结构与符号图 门控RS触发器见图11-3。图中C为控制信号，也称为时钟信号，记为CP。 当门控信号C为1时，RS信号可以通过G3，G4门，这时的门控触发器就是与非门结构的RS触发器，当门控信号为0时，RS信号被封锁。 （2）真值表 由图11-3可见，C=1时S、R的作用 图11-3 门控RS触发器 正好与基本SR触发器中的、的作用相反，由此可得到门控SR触发器的真值表如表11-2所示。 注意，对于门控RS触发器，输入端S、R不可同时为1，或者说SR=0为它的约束条件。 （3） 特性表 根据以上分析可见触发器的次态Qn+1不仅与触发器的输入S、R有关，也与触发器的现态Qn有关。触发器的次态Qn+1与现态Qn以及输入S、R之间的真值表称为特性表。由表11-2 门控RS触发器的真值表可得到其特性表，其表如表11-3所示。 （4） 特性方程 触发器的次态Qn+1与现态Qn以及输入S、R之间的关系式称为特性方程。由特性表可得门控RS触发器的特性方程为： RS=0（约束条件）。 2．门控D触发器 把门控RS触发器作成图11-4的形式，有，，将这两式代入，得到其特性方程为： =D+DQn =D 该形式的触发器称为D触发器或D锁存器。 图11-4 D触发器 3．门控JK触发器 门控JK触发器的电路如图11-5所示，与门控RS触发器相比较S=J，R=KQ。将S=J，R=KQ代入门控RS触发器的特性方程后得到门控JK触发器的特性方程为： Jn+Qn 同时我们也可以看到JK触发器不需要约束条件，它的真值表如表11-4所示。 4. 门控T触发器 图11-6所示电路，是由门控JK触发器组成的门控T触发器。令J=K=T代入JK触发器特性方程得到T触发器特性方程为： 所谓T触发器就是有一个控制信号T，当T 信号为1时，触发器在时钟脉冲的作用下不断的 翻转，而当T信号为0时，触发器状态保持不变 的一种电路。 图11-6 T触发器 11.1.3 主从触发器 主从触发器由两个门控触发器组成，接收输入信号的门控触发