- 1、本文档共67页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第10章 可编程芯片8255A和其应用
第10章 可编程外围接口芯片8255A及其应用;10.1 并行接口芯片概述;在远距离通信时,一般都采用串行通信方式,它具有需要的通信线少和传送距离远等优点;
串行通信时,要传送的数据或信息必须按一定的格式编码,然后在单根线上,按一位接一位的先后顺序进行传送,发送完一个字符后,再发送第二个;
接收数据时,每次从单根线上一位接一位的接收信息,再把它们拼凑成一个字符,送给CPU作进一步处理;
当微机与远程终端或远距离的中央处理机交换数据时,都采用串行通信方式。
采用串行通信的另一个出发点是,有些外设,如调制解调器(MODEM)、鼠标器等,本身需要用串行方式通信。;并行接口技术;并行接口的典型硬件结构包括:
1、一个或一个以上具有锁存或缓冲的数据端口;
2、与CPU进行数据交换所必须的控制和状态信号;
3、与外设进行数据交换所必须的控制和状态信号;
4、端口译码电路;
5、控制电路;;;? 外设将数据=接口
→状态线“数据输入准备好”=1;
→接口把接收到数据输入缓冲寄存器;
→数据输入回答=1,作为对外设响应信号;
→外设撤消“数据”和“数据输入准备好”信号;
? CPU从接口读取数据
→接口收到数据,设置“输入准备好”状态位;
→供给CPU查询 或问CPU发中断请求;
→ CPU从接口读取数据,
接口自动清除状态寄存器输入准备好状态位(准备好);
→数据总线处于高阻状态。开始下一个输入过程
;输出 :每当外设从接口取走一个数据以后,
? CPU往接口中输出数据
→接口中状态寄存器发中断请求;
(“输出准备好”=1,表示CPU可以往接口中输出数据)
→ CPU向接口输出数据,数据到接口缓冲寄存器;
→接口自动清除“输出准备”好。
? 将数据送往外设:
接口向外设发送一个“驱动信号”,启动外设接收数据。
→外设收到数据向接口发一个“数据输出回答”信号;
→接口收到的信号将状态寄存器中“输出准好”=1;
→ CPU输出下一个数据。
;并行接口芯片
将数据的各位同时在多根并行传输线上进行传输,适于短距离、高速通信; 8255A是Intel公司生产的一种可编程并行输入/输出接口芯片;
它的通用性强,可以方便地和微机连接,用来扩展输入/输出口;
8255A有3个8位并行端口,根据不同的初始化编程,可以分别定义为输入或输出方式,以完成CPU与外设的数据传送。 ;图 8255A引脚; :写信号,输入。当 为低电平时,允许CPU将控制字或数据写入8255A。
A1、A0:端口选择信号,输入。8255A中有端口A、 B、 C, 还有一个控制寄存器,共4个端口,根据从A1、A0输入的地址信号来寻址,如下表 所示。
A1、A0与信号一起,用来确定8255A的操作状态,如表所示。
;PA0~PA7: A口数据线,双向。
PB0~PB7: B口数据线,双向。
PC0~PC7:C口数据线,双向。
;
8255A
;8255A由并行I/O端口、 控制电路、数据总线缓冲器和读/写控制逻辑等几个部分组成。 ; A、B、C口都是8位的,可以选择作为输入或输出,但在结构和功能上有所不同;
A口含有一个8位数据输出锁存/缓冲器和一个8位数据输入锁存器;
B口含有一个8位数据输出锁存/缓冲器和一个8位的数据输入缓冲器(不锁存);
C口含有一个8位数据输出锁存/缓冲器和一个8位数据输入缓冲器(不锁存);
当数据传送不需要联络信号时,这三个端口都可以用作输入或输出口。当A口、B口工作在需要联络信号输入、输出方式时,C口可以分别为A口和B口提供状态和控制信息。 ;(2) A组和B组控制电路。
8255A的三个端口在使用时分为A、B组;
A组包括A口8位和C口的高4位,B组包括B口8位和C口的低4位;
两组的控制电路中有控制寄存器,根据写入的控制字决定两组的工作方式, 也可以对C口的每一位置“1”或清“0”。; (3) 数据总线缓冲器。
数据总线缓冲器是三态双向8位缓冲器,是8255A与CPU数据总线的接口。
数据的输入/输出、控制字和状态信息的传送, 都是通过这个缓冲器进行的。
由于8255A的数据总线是三态的,所以D0~D7可以直接与CPU的数据总线相连。
;(4) 读/写控制逻辑。
8255A的读/写控制逻辑的作用是从CPU的地址和控制总线上接收有关信号,转变成各种控制命令送到数据缓冲器以及A组、B组控制电路,从而管理三个端口、控制寄存器和数据总线之间的传送操作。 ;8255A 的内部结构;1.外设接口:包括A、B、C三个数据端口(通道)。其中A口带输出锁存/缓
您可能关注的文档
- 电大行政管理《现代人力资源开发和管理》 形成性作业,多项选择题.doc
- 电子制造业NPI和常用英文词汇.doc
- 电大计算机本科《操作系统》作业4和答案.doc
- 生物医学文本挖掘和其应用.ppt
- 电子商务基础模拟试卷和答案两套.doc
- 电大计算机本科《操作系统》作业3和答案.doc
- 电子技术基础(模拟部分)试卷二和答案.doc
- 电子科技大学随机信号分析CH2习题和答案.doc
- 电子技术试题和答案 (.doc
- 电子商务货物配送系统数据库设计和数据操作--样本2015.doc
- 2024年中国钽材市场调查研究报告.docx
- 2024年中国不锈钢清洗车市场调查研究报告.docx
- 2024年中国分类垃圾箱市场调查研究报告.docx
- 2024年中国水气电磁阀市场调查研究报告.docx
- 2024年中国绿藻片市场调查研究报告.docx
- 2010-2023历年初中毕业升学考试(青海西宁卷)数学(带解析).docx
- 2010-2023历年福建厦门高一下学期质量检测地理卷.docx
- 2010-2023历年初中数学单元提优测试卷公式法(带解析).docx
- 2010-2023历年初中毕业升学考试(山东德州卷)化学(带解析).docx
- 2010-2023历年初中毕业升学考试(四川省泸州卷)化学(带解析).docx
文档评论(0)