Veloce平台在大规模SOC仿真验证中应用.pdfVIP

2010中国通信集成电路技术与应用研讨会论文集 CCIC2010 l Veoce平台在大规模SOC仿真验证中的应用 呙流徐伟春潘武飞李伟东 (海思半导体) 摘要：随着现代集成电路技术的发展，尤其足IP的大量使j{j，芯片的规模越来越大，系统功能越来越复杂，普通的 EDA和FPGA仿真在速度和性能EEL经无法胜任芯片仿真验证的要求，功能验证已经成为大规模芯片设计的一个瓶 颈；同时复杂的SOC系统需要相应的软件，由于芯片研发的周期越来越长，传统的软硬件顺序开发的方式受到了市 场胝力的巨大挑战，软硬件并行开发成为将来大规模IC系统设计的一大趋势。本文主要介绍Mentor Graphics公司 Veloce验证平台在超大规模IC系统中仿真验证的应用。借助Veloce的高速和大容量的特性，极大的提高功能验证 的效率，解决由于芯片规模大FPGA无法验汪的问题，保证芯片的按时投片。Ⅻ时通过和Jtag的联合使用，成功解 决软硬件的联合仿真和并行开发。 关键字：软硬件联合仿真，Veloce，IC，TBX，HdUink，ICE 在现代集成电路设计中，集成电路-T艺的突飞猛进和IP复用技术越来越成熟，使得高度集成化、 系统化、大规模化已经成为集成电路一个发展趋势。在这种趋势下，芯片的功能越来越复杂，研发 剧期也越来越长。往往在现实中，我们遇到的问题不是如何保证芯片设计的顺利实现，而是如何在 最短的时间之内验证芯片功能的正确性，并及时开发出相应的系统软件，因此如何提高大规模，超 大规模芯片系统的验证效率，缩短软件开发的周期已经成为大规模芯片设计正在关注和急需解决的 问题。 传统的验证技术中，主要采用两种手段。 方便，便于问题定位和调试。但是当被验证的设计的规模变得很大，到达上百万门甚至上千万门的 时候，仿真速度将会急剧下降，已经不冉满足芯片开发时间上的需求。 另外一种是基于FPGA(Emulator)的仿真验证。这种验证方式是基于硬件的，优点是速度快， 可以进行长时间测试向量的测试，还可以测试芯片的一些性能参数。但是FPGA仿真需要事先定制 经无法胜任 在传统的芯片系统开发流程中，软件总是在芯片流片回来后才完成开发或者测试的，这将极大 的延迟芯片投放巾．场的时间，影响产品的竞争力。 一样的debug同时也具备较高的仿真速度。其大容鼍和通用性成功的解决了千万门级的多核系统的 验证问题，同时Veloce硬件加速ICE模式可以和JTAG调试工具联合使用，实现软硬件联合仿真和 并行开发 海思半导体的A项目是一个超大规模的多核系统，通过运用Mentor Graphics的Veloce平台， 成功实现了芯片系统的功能验证和软硬件的并行开发。 ．．74． {功扫中国通信集鼠电路技术与应用研讨会论文集 CCIC201@ 2 Veloce加速平台简介 视化，便于debug，多用户，多模式的仿真验证平台。 通用饨大容量：目前最高可支持l28亿门的设计，不需要定制，可适用于任何架构的数字茹片 系统。能很好解决超大规模多棱芯片系统的验证和软硬件协同仿真。 高速性：仿真速度可达到IM到15M，可在短时间内执行大量用例．更快的发现逻辑的bug， 适合随机测试和用例回归。 快速化编译：可支持VHDL、Vcrilog，以及混合语言的输入，高度可靠和自动的编译器，大约 1 500万门每小时。 信号108％可视：肉置最大16G的trdCe memoi7，设计中的所有信号100％可见， 信号在任何时问点进行debug。提供多种类EDA工具一样的debug方式，包括 》 断言(Assertion) 源文件设置断点(BreakPointingOnRTLSourceLine) 》 Po血gave-n-Restore) 检测点保存和