电工电子技术第10讲.ppt

10.2 译码器 10.2.3 显示译码器 10.4.1 数据选择器（MUX） 例: 1. 半加器 2. 全加器 ③ 写出逻辑式并转换成与非式 Y2 = I4 + I5 + I6 +I7 = I4 I5 I6 I7 . . . = I4+ I5+ I6+ I7 Y1 = I2+I3+I6+I7 = I2 I3 I6 I7 . . . = I2 + I3 + I6+ I7 Y0 = I1+ I3+ I5+ I7 = I1 I3 I5 I7 . . . = I1 + I3+ I5 + I7 ④ 画出逻辑图 0 0 0 0 0 0 0 0 0 0 I0为隐含输入当I7~I1都为0时输出为I0的编码 不允许两个或两个以上的输入信号同时有效。否则输出将乱码。 1 0 0 0 0 0 0 0 1 1 1 0 1 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 1 I7 I6 I5 I4 I3 I1 I2 1 1 1 1 1 1 1 Y2 Y1 Y0 ★ 优先编码器 优先编码器可以避免普通编码器的缺点， 可以同时有多个有效输入信号输入，但是只输 出其中优先级别最高的输入编码信号。 优先编码器的特点：允许几个输入信号同时 有效，但电路只对其中优先级别最高的输入信号 进行编码，而对其它优先级别低的信号不予理睬。 1. 二 - 十进制编码器（74LS147） 10.3.1 10线-4线优先编码器74LS147 输入端1~9 为低电平有效 输入端0为隐含输入 输出端DCBA低电平有效 输出为8421BCD码的反码 输入端9的优先级别最高 输入端0的优先级别最低 1 11 2 12 3 13 4 1 5 2 6 3 7 4 8 5 9 10 A 9 B 7 C 6 D 14 74LS147 74LS147引脚图 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 74LS147 GND B C 8 7 6 5 4 A 9 1 2 3 N D CC U 1 1 1 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 × × × × × × × × 0 × × × × × × × 0 1 × × × × × × 0 1 1 × × × × × 0 1 1 1 × × × × 0 1 1 1 1 × × × 0 1 1 1 1 1 × × 0 1 1 1 1 1 1 × 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 D C B A 1 2 3 4 5 6 7 8 9 输 出 输 入 74LS4147 真值表 将0～9十个 按扭信号转换成8421BCD反码 2. 74LS147应用电路 当没有按扭按下 Y=0 若有按扭按下 Y=1 虽然0信号未进入 74LS147，但是当 0按扭按下时，Y=1， 同时DCBA输出1111，即0的8421BCD反码。 0 1 2 3 4 5 6 7 8 9 R Y A B C D UCC 1 11 2 12 3 13 4