verilog hdl 建模技巧：低级建模仿顺序操作· 思路篇] 1 - 封面+书语.docVIP

下载本文档

20
0
约2.54万字
约 22页
2017-08-16 发布于天津
举报
版权申诉

verilog hdl 建模技巧：低级建模仿顺序操作· 思路篇] 1 - 封面+书语.doc

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

建模技巧低级建模仿顺序操作思路篇封面书语书语低级建模是针对入门或者新手提出的一种设计思路我们知道执行的概念是并行但是在入门众多的实验中高达成的实验都是顺序操作的执行概念假设一个比较经典的例子流水灯实验如果利用单片机设计流水灯的驱动程序是非常简单我们只要建立延迟函数移位函数和一个大循环就可以实验流水灯效果但是换做另一个环境如的平台上实验复杂的流水灯效果在并行概念上设计这样一个驱动程式会使得初学者上力不接下力我们可以考虑这样一个问题用什么办法不失的并行性而且还可以轻松实现顺序操作在网上个多的论坛时常

Verilog HDL 建模技巧：低级建模仿顺序操作 · 思路篇] 1 - 封面+书语书语： “低级建模”是针对入门或者新手提出的一种“设计思路”。我们知道FPGA执行的概念是“并行”，但是在入门众多的实验中，高达4成的实验都是“顺序操作”的执行概念。假设一个比较经典的例子“流水灯”实验。如果利用单片机设计流水灯的驱动程序，是非常简单，我们只要，建立延迟函数，移位函数，和一个大循环，就可以实验流水灯效果。但是换做另一个环境如（CPLD/FPGA）的平台上，实验复杂的流水灯效果。在“并行”概念上，设计这样一个驱动程式，会使得初学者上力不接下力。我们可以考虑这样一个问题：“用什么办法，