网站大量收购独家精品文档,联系QQ:2885784924

特性概述脉冲宽度调制器(pwm).pdf

  1. 1、本文档共44页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
特性概述脉冲宽度调制器(pwm)

PSoC® Creator™ Component Datasheet 脉冲宽度调制器(PWM) 3.0 特性  8 位或16 位分辨率  多个脉冲宽度输出模式  可配置触发器  可配置捕获  可配置硬件/软件使能  可配置死区  多种可配置非同步停止输入模式  自定义配置工具  支持PSoC 3 和PSoC5 LP 的固定功能 (FF)实现 概述 PWM 组件提供了比较输出,通过硬件来生成单次或连续时序和控制信号。PWM 组件提供了一种 在CPU 干预最少的情况下准确生成复杂实时事件的简便方法。PWM 组件可以与其他模拟和数字 组件组合使用,以创建自定义外设设备。 就PSoC 3 和PSoC 5LP 而言,可采用FF 模块或通用数字模块 (UDB)实现PWM 组件。PSoC 4 器件仅支持UDB 实现。与FF 实现相比,UDB 实现通常拥有更多特性。如果设计足够简单,可 考虑使用FF 定时器,以便为其他用途节省UDB 资源。PWM 最多可生成两个左对齐或右对齐 PWM 输出,或者一个中心对齐或双边PWM 输出。PWM 输出经过双缓冲,以避免由于运行时的 占空比更改而产生短时脉冲。左对齐PWM 用于大多数常规PWM 使用场合。右对齐PWM 通常仅 用于需要与左对齐PWM 相反的对齐方式的特殊场合。中心对齐PWM 大多用于交流电机控制以保 持相位对齐。双边PWM 最适用于必须调整相位对齐的电源转换场合。 可选死区提供了带有可调整死区时间的互补输出,每次转换之间这两个输出都很低。互补输出和 死区时间通常用来驱动半桥电路中的功率器件,避免功率器件同时导通造成的电路短路和器件损 坏。PWM 组件还提供了非同步停止输入,它在使能后可立即禁用死区输出。提供了三种非同步停 止输入模式,以支持多种使用场合。 赛普拉斯半导体公司• 198 Champion Court • San Jose,CA 95134-1709 • 408-943-2600 Document Number: 001-89787 Rev. *A 修订日期:October 25, 2016 脉冲宽度调制器(PWM) PSoC® Creator™ Component Datasheet 提供了两种硬件抖动模式以提高PWM 灵活性。当资源或时钟频率在PWM 计数器中防碍标准实现 时,第一种抖动模式可将有效分辨率提高两比特。第二种抖动模式使用数字输入逐周期地选择两 种PWM 输出中的一种,通常用于在电源转换中提供快速瞬态响应。 触发和复位输入允许PWM 与其他内部或外部硬件同步。可选触发器输入是由Trigger Mode 参数 设置的。只能使用组件中的硬件触发器来启动PWM。而不能通过调用API 触发该PWM。复位输 入中的上升沿会复位PWM 的内部计数器。使能输入提供了硬件使能,以根据硬件信号使能/禁止 PWM 操作。 可以进行编程以在下列任意条件组合下生成中断:当PWM 达到终端计数或比较输出为高电平 时。 何时使用PWM PWM 的最常见用法是生成具有可调整占空比的周期性波形。PWM 还为功率控制、电机控制、开 关稳压器和照明控制提供优化功能。通过给时钟输入提供时钟源,并使用终端计数或PWM 输出 作为分频的时钟输出,还可以将PWM 用作时钟分频器。 PWM、定时器和计数器有许多相同的功能,但是它们每个都具备了自己的特定功能。计数器组件 最适合于需要对大量事件计数的场合,但还提供了上升沿捕获输入和比较输出。定时器组件最适 合于对事件长度时序、测量多个上升沿和/或下降沿的间隔的场合,或者用于多个捕获事件。 输入/输出接口 本节介绍PWM 的各种输入和输出连接。某些I/O 符号在其描述中所列的条件下可能不显示。 注意 :除非另有说明,否则所有信号都是高电平有效。 是否隐 输入 藏 说明 clock 否 时钟输入定义了需要计数的信号。计数器在时钟的每个上升沿递增或递减

文档评论(0)

yanchuh + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档