布局注意事项.pptVIP

Rules for match;Rules for match;Rules for match;Rules for match;应力与共质心;Dummy resistor;Rules for match;Match the parasitic parameter;Rules for match;Rules for match;Rules for match;Rules for match;Rules for match;Rules for match;Rules for match;保护环;Rules for noise;Rules for noise;Rules for noise;Rules for noise;Rules for noise;Rules for noise;更改原理图后一定记得check and save 完成每个cell后要归原点 器件的个数是否和原理图一至(有并联的管子时注意)；各器件的尺寸是否和原理图一致。一般在拿到原理图之后，会对布局有大概的规划，先画器件，(器件之间不必用最小间距,根据经验考虑连线空间留出空隙)再连线。对每个器件的各端从什么方向,什么位置与其他物体连线必须先有考虑 如果一个cell调用其它cell，被调用的cell的vssx,vddx,vssb,vddb如果没有和外层cell 连起来，尽量在布局低层cell时就连起来 尽量用最上层金属接出PIN 接出去的线拉到cell边缘,布局时记得留出走线空间 金属连线不宜过长；也不能太宽。太长或是太宽的时候由于金属应力的存在，工艺做的时候会发生形变，容易起翘 电容一般最后画，在空档处拼凑，电容上下级板的电压注意要均匀分布；电容的长宽不宜相差过大，可以多个电容并联 小尺寸的mos管孔可以少打一点 管子的沟道上尽量不要走线 多晶硅栅不能两端都打孔连接金属，栅上的孔最好打在栅的中间位置，一般打孔最少打两个，Contact面积允许的情况下,能打越多越好,尤其是input/output部分，因为电流较大。但如果contact阻值远大于diffusion则不适用.传导线越宽越好，因为可以减少电阻值,但也增加了电容值。;连线接头处要重叠，画的时候将该区域放大可避免此错误。 摆放各个小CELL时注意不要挤得太近，没有留出走线空间。最后线只能从器件上跨过去。 Text，PA等层只是用来做检查或标志用，不用于光刻制造。 芯片内部的电源线/地线和ESD上的电源线/地线分开接;数模信号的电源线/地线分开。 PAD与芯片内部cell的连线要从ESD电路上接过去。 Esd电路的SOURCE放两边，DRAIN放中间。 NWELL有一定的隔离效果，但对于高频的RF电路，采用深N阱效果较好. 上拉P管的D/G均接VDD，S接PAD，下拉N管的G/S接VSS，D接PAD，P/N管起二极管的作用。 关于匹配电路，放大电路不需要和下面的电流源匹配。但是对于差分电路，放大管要相互匹配，电流源也要相互匹配。使需要匹配的管子所处的光刻环境一样。 匹配分为横向，纵向，和中心匹配。 尺寸非常小的匹配管子对匹配画法要求不严格，4个以上的匹配管子,局部和整体都匹配的匹配方式最佳。 在匹配电路的mos管左右画上dummy，用poly，poly的尺寸与管子尺寸一样，dummy与相邻的第一个poly gate的间距等于poly gate之间的间距。;电阻的匹配，例如1，2两电阻需要匹配，仍是1221等方法。 Via不要打在电阻体,电容(poly)边缘上面。Via金属与金属之间的接触孔，contact是金属与poly之间的接触孔，tap是衬底或是well之间的接触孔。 电阻连线处孔越多，各个VIA孔的电阻是并联关系，孔形成的电阻变小。 电阻的dummy是保证处于边缘电阻与其他电阻蚀刻环境一样。 Power mos要考虑瞬时大电流通过的情况，保证电流到达各处的路径的电阻相差不大。（适应所有存在大电流通过的情况) 金属层dummy要和金属走向一致，即如果M1横走，M1的dummy也是横走向 低层cell的pin。label等要整齐，而且不要删掉以备后用。 匹配电路的栅如果横走，之间连接用的金属线会是竖走，用金属一层，和规定的金属走向一致。 为防止信号串??，在两电路间加上PTAP，此PTAP单独连接VSS PAD。 金属上走过的电压很大时，为避免尖角放电，拐角处用斜角，不能走90度的直角，但是慎用PATH (off-grid)。 如果w=20，可画成两个w=10的mos管并联，当然对于高频电路，寄生电容的影响会很大，所以尽量多用一些叉指为好。