试验22组合逻辑电路试验.DOC

实验11 组合逻辑电路实验 一、实验目的 （1）学习用TTL门电路组成组合逻辑电路的设计、电路连接及测试方法。 （2）用数据选择器74LS153、译码器74LS138、译码器74LS139等集成芯片组成功能电路。 二、实验仪器 (1) 双线示波器 （2）数字万用表 (3) TES-1电子技术学习机 三、实验内容 实验22-1 简单组合逻辑电路的设计 （1）半加器电路 使用四2输入与非门74LS00，按图11.1接线，验证该图是否能实现半加和的逻辑运算。 （2）信号选通电路 按图11.2的框图用与非门设计一个满足函数的二选一电路，其中M1和M2分别是待选通的连续脉冲和单脉冲信号。用四2输入与非门74LS00实现。 （3）平方运算组合逻辑电路设计 按图11.3的框图用与非门设计一个组合逻辑电路，使电路输出实现输入的平方运算，并接线实现设计目的。用四2输入与非门74LS00实现。 （4） 七段译码电路的设计 按图11.4的框图用与非门设计一个七段译码驱动电路，使之按照表11.1的要求显示结果，并接线实现设计目的。用四2输入与非门74LS00实现。 输入状态 数码管显示结果 Q2 Q1 0 0 0 0 1 1 1 0 2 1 1 3 实验11-2 集成组合逻辑功能电路的应用 （1）用74LS153组成一位二进制全加器 试用一片双4选1数据选择器74LS153和一个六反相器74LS04实现一位全加器的逻辑功能，完成电路的设计、连线与调试。 一位二进制全加器的功能表如表22.2所示。双4选1数据选择器74LS153的逻辑符号如图11.5所示，其功能表见表11.3。 Ai Bi Ci-1 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 B A D3—D0 Y 1 × × × 0 0 0 0 × D0 0 0 1 × D1 0 1 0 × D2 0 1 1 × D3 （2）用74LS138实现逻辑运算 试用三－八线译码器74LS138和双4输入与非门74LS20实现下述逻辑运算： 完成电路的设计、连线与调试。三－八线译码器74138的逻辑符号如图11.6所示，其逻辑功能见表11.4。 G1 C B A 0 ? ? ? ? 1 1 1 1 1 1 1 1 ? 1 ? ? ?1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 10 0 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 * 实验11-3 组合逻辑电路的分析 （1）模拟密码锁电路的分析 图11.7是一模拟密码锁电路，K1~K3为三个开关。在实际操作中，三个开关不会同时闭合，只有按一定次序闭合三个开关，才能在报警灯不亮的情况下打开保险柜（柜开用开门指示灯“亮”表示）。试分析并接线验证密码锁的开启顺序。 （2）译码电路分析 74LS139为二─ 四线译码器，74LS138为三－八线译码器。试分析图11.8所示电路的逻辑功能。 四、总结要求 画出所设计的各组合逻辑电路图，写出所给组合逻辑电路的分析结果。 图11.1 F H A B ( ( ( ( ( 图11.3 A1 A0 Q3 Q2 Q1 Q0 组合逻辑电路 M1 M2 Z A 图11.2 组合逻辑电路 合 逻 辑 电 路 a b c d e f g 组合逻辑电路 a g f e c d b Q2 Q1 图11.4 表11.1 表11.2 一位二进制全加器的功能表 图11.5 74LS153的 逻辑符号 表11.3 74LS153的逻辑功能表 表11.4 74LS138的逻辑功能表 图11.6 74LS138的 逻辑符号 图11.7 ≥1 1