S3c2410电路设计 - Read.PPT

S3c2410电路设计(以北京博创s3c2410-s实验箱为例讲解) 设计要点 1.最小电路设计 电源与时钟电路 复位电路 RTC 调试电路设计 Jtag 串口电路 2.存储器扩展 3.音频接口电路 4.LCD与触摸屏接口电路 5.以太网接口电路 6.USB接口电路 7.其它接口电路 接口编程驱动另做实验要求 1.最小电路设计(参考s3c2410说明书) 电源问题 1.8v/2.0v内核供电,3.3v存储器供电,3.3v外部I/O供电 2410-S 电源电压为5V，经LM1085-3.3V 和AS1117-1.8V 分别得到3.3V 和1.8V 的工作电压。开发板上的芯片多数使用了3.3V 电压，而1.8V 是供给S3C2410 内核使用的。5V电压供给音频功放芯片、LCD、电机、硬盘、CAN 总线等电路使用。 电源控制：常规、缓慢、空闲和断电模式 由于S3C2410 结构复杂，部件较多，各部件甚至是同一部件的各引脚上的电平值都有可能不同，因此必须理清楚整个系统的电源需求。大致情况是： ARM 芯核工作电压1.8V，通用I/O 口和部分外设电压3.3V， USB 主机和LCD 工作电压5V。因此开发板由外部开关电源提供5V 直流电源，然后经过LM1085-3.3V稳压得到一路3.3V，再经过AS1117-1.8V线性电压调压器得到所需的1.8V 提供给ARM 芯核、MPLL、 UPLL、alive 等 时钟电路 S3C2410 有两个工作时钟：系统主时钟MPLL和USB 的基准输入时钟源总线时钟UPLL。 开发板上提供了一个实时时钟32.768KHz，一个12MHz 的外部晶振，并可以在EXTCLK 脚引入外部时钟。 复位电路 复位电路 硬件复位电路由IMP811T 构成，实现对电源电压的监控和手动复位操作。2410-S主板复位电路设置专用逻辑：IMP811T 的复位电平可以使CPU JTAG nTRST）和板级系统（nRESET）全部复位；来自仿真器的ICE_nSRST 信号只能使板级复位；来自仿真器的ICE_nTRST 可以使JTAG（nTRST）复位，通过跳线选择是否使板级nRESET 复位。nRESET反相后得到RESET 信号。 实时钟电路(RTC) RTC 电路的电压是1.8V，实际是将电池电压或3.3V 电压经过两个BAV99（等价于4 个二极管串联）降压后得到的。 JTAG调试电路 调试电路 Jtag 边界扫描测试是通过在芯片的每个I/ O 脚附加一个边界扫描单元(BSC ,boundary scan cell) 以及一些附加的测试控制逻辑实现的,BSC 主要是由寄存器组成的。每个I/ O 管脚都有一个BSC ,每个BSC 有两个数据通道:一个是测试数据通道,测试数据输入TDI ( test data input ) 、测试数据输出TDO(test data output) ;另一个是正常数据通道,正常数据输入NDI ( normal data input ) 、正常数据输出NDO(normal data output) TMS :JTAG测试模式选择。 TDI :串行边界扫描输入数据; TDO :串行边界扫描输出数据; TRST :JTAG 测试逻辑复位,低电平有效,当 TRST 输入为低电平时,芯片进入正常工作状态,JTAG测试逻辑无效 在带IEEE1149标准的JTAG/ICE端口的任何ARM处理器中，TDI,TDO,TMS和TCK是最少的引脚。除TDO引脚外的其他所有引脚内部均有大约10KR的上拉电阻。 调试电路 串口扩展 S3C2410 + 电源电路 + 时钟电路 + 复位电路 + JTAG接口电路可构成真正意义上的最小系统 程序可运行于S3C2410内部的8KB RAM中 程序大小有限，掉电后无法保存，只能通过JTAG接口调试程序 电源质量与分配 电源质量与分配 同类型信号线的分布 硬件调试 电源、晶振及复位电路调试 JTAG接口电路调试 s3c2410存储器管理 Bank0 总线宽度 bank0 的数据总线（nGCS0）必须首先设置成16 位或32 位的。因为bank0 通常作为引导ROM 区（映射到地址0x0000-0000），在复位时，系统将检测OM[1:0]上的逻辑电平，并依据这个电平来决定bank0 区存储器的总线宽度。 NandFlash 当OM1、OM0都是低电平——即开发板插上BOOT SEL跳线时，S3C2410从NAND Flash启动：NAND Flash的开始4k代码会被自动地复制到内部SRAM中。我们需要使用这4k代码来把更多的代码从NAND Fl