DSP2833X_CPU结构与存储器配置.pptVIP

DSP原理与应用The Technology Applications of DSPs;第三章:TMS320F2833X CPU结构和存储器配置;第3.1节 发展历史;第3.1节 发展历史;第三章:TMS320F2833X CPU结构和存储器配置;第3.2节 TMS320F2833X CPU结构;第3.2节 TMS320F2833X CPU结构;第3.2节 TMS320F2833X CPU结构;第3.2节 TMS320F2833X CPU结构;第3.2节 TMS320F2833X CPU结构;第3.2节 TMS320F2833X CPU结构;150MHz，1.9V内核，3.3V IO 32位CPU,32位FPU,16*16 32*32 乘法器 6路DMA通道 32位外部接口 RAM,FLASH,可外扩Boot ROM 88路复用IO 128位加密锁 18路PWM输出，6个事件捕捉器 3个独立32位定时器 2路CAN,3路SCI,2路SPI,1路I2C 16路12位80ns AD转换器 支持C/C++编程,低功耗模式;第3.2节 TMS320F2833X CPU结构;第3.2节 TMS320F2833X CPU结构;C28X内核： 程序和数据控制逻辑 实时仿真接口 地址寄存器算术逻辑单元 算术逻辑单元(ALU) 乘法单元及并行处理 预取指队列及指令译码单元 程序和数据地址生成器 中断处理单元;C28X内核内部寄存器： 32位中央算数逻辑单元 32位累加器ACC:AH,AL 32位输出移位器 32位乘法输入寄存器XT(T,TL) 32位辅助寄存器XAR0~XAR7(AR0~AR7) 32位乘积结果寄存器P(PH,PL) 16位数据页指针寄存器、中断标志寄存器、中断使能寄存器、堆栈指针SP、状态寄存器ST0、ST1;32位中央算数逻辑单元，32位累加器，32位输出移位器 中央算数逻辑单元(CALU)：+，-，，|，位测试 一个固定输入是累加器 另一个来自输入移位器或乘法移位器 累加器(ACC):接收CALU的输出,可进行移位(ADD,ADDC) 输出移位器:输出移位后的ACC内容，并存到数据内存中;第3.2节 TMS320F2833X CPU结构;C28X核的16位乘法单元 16位临时寄存器(T) 16X16乘法单元 32位乘积寄存器 乘积移位器： 受PM控制 左移 0 1 右移 1 2 3 4 5 6;第3.2节 TMS320F2833X CPU结构;移位寄存器：64位，可接受16、32或64位数据输入，左移0~16位，对齐成32位后送给CALU。 移位次数： 由指令字中的常数：ADD dma,shfit (ADD 1,1) 由TREG低4位：ADDT dma(ADDT 127) 移位方式： SXM=0 SXM=1 ;辅助寄存器：XAR0~XAR7(AR0~AR7), ARAU XAR0~XAR7: 间接寻址 CMPR用于条件分支/调用/返回 用作暂存 软件计数器 ARAU: 对XAR内容进行+- 实现XAR0内容和当前XAR的比较;状态寄存器：ST0:LST #0,dma OVC/OVCU:溢出计数 PM:乘积结果移位计数 V:溢出标志 N:负值标志 Z:结果为0标志 C:进位(借位)标志 TC:测试标志(TBIT指令) OVM:溢出模式控制 SXM:符号位扩展模式控制;状态寄存器：ST1:LST #1,dma ARP:当前AR选择 XF:XF状态 M0M1MAP:M0M1内存块映射模式 OBJMODE:是否兼容C27代码 AMODE:地址模式位，同PAGE0配合 IDLESTAT:空闲状态标志 EALLOW:仿真器使能位;状态寄存器：ST1:LST #1,dma LOOP:在循环中 SPA:堆栈边界对齐方式 VMAP:中断向量表映射模式位0-0~3F,1-3FFFC0~3FFFFF PAGE0:PAGE0寻址模式 DBGM:调试使能标志 INTM:全局中断屏蔽位;第三章:TMS320F2833X CPU结构和存储器配置;第3.3节 TMS320F2833X 存储器配置与IO;高64k;第3.3节 TMS320F2833X 存储器配置与IO;第3.3节 TMS320F2833X 存储器配置与IO;外接存储空间扩展：XZCS6:0X100000~17FFFF;扩展(外部)读时序;扩展(外部)写时序;第3.3节 TMS320F2833X 存储器配置与IO;第3.3节 TMS320F2833X 存储器配置与IO;第3.3节 TMS320F2833X 存储器配置与IO;第3.3节 TMS320F2833X 存储器配置与IO;第3.3节 TMS320F2833X 存储器配置与IO;第三章:TM