八、旁路与退耦-1.pptVIP

第8章 旁路和退耦;退耦：去除从高频元件进入电源分配网络的射频能量。这些元件以一定的速度不停切换，同时消耗着同样速度变化的电能。退耦电容可以为器件和元件的直流电源提供局部本地化的能量来源，这对于抑制电路板上尖峰电流冲激的传播扩散至关重要。 旁路：将来自元件或线缆耦合的无用射频噪声从一个区域移往别处。旁路不仅对于实现滤波（有限带宽）功能相当关键，而且对于设置交流分路器防止干扰进入敏感区域也是不可或缺的。 储能：用于维持恒定的直流电压和电流，尤其是在元件所有管脚同时在接有最大容性负载的状态下切换时。也用于防止因元件dI/dt冲击而造成的电源跌落。;电容的物理特性;阻抗;类型;能量储存;对突变电流，退耦电容有一定的响应特性，通常可以用电容器的电流供给能力来表征其频域阻抗响应特性，也就是时域的电荷传递能力，挑选电容大都以此为衡量尺度 电源平面与地平面之间的低频阻抗直接对应着供电发生相对缓慢的变化时板上电压的变化程度 外部供电变化较快时，该响应阻抗即对应板上电压波动对时间的平均值，如果阻抗很低，即便供电发生突变，器件也能得到较多的电流供给;高频阻抗标示着当供电发生较快变化时板上所能提供电流的能力大小 假定有相同的电压突变，突变后最初始的几个纳秒时间内，电路板上100MHz以上的阻抗越低，其所能提供的电流量就越大;挑选旁路和退耦电容时，应该考虑的几个因素： 自谐振频率：在频率低于自谐振频率点时，电容器具有电容特性，高于自谐振频点以后，因受引脚和引线影响，电容器开始表现出电感特性，电感特性削弱了电容器的退耦或滤除电源和地之间射频干扰的功能。 介质材料：Z5U（钛酸钡陶瓷）：自谐振频率在1～20MHz范围，在频率高于自谐振频点后，该材料的性能开始下降，材料损耗明显增加，通常只能用于50MHz以下；NPO（钛酸锶）：温度特性好，高频特性较好，不能用于10MHz以下的退耦。;引脚电感：插装电容器和表面贴电容器;富逆墩伞靡搜觉击址劲辣脉玖偏牙牌涨呵眷婶逞恰酱管盼辗萧模胸款耙懂八、旁路与退耦-1八、旁路与退耦-1;并联电容;电源平面和接??平面用作退耦电容;电源平面和接地平面作为退耦电容器时应注意： 对于标准TTL及其他低速逻辑器件，分立的退耦器件可以省去，但前提条件是：电源平面和接地平面之间足够接近，通常要求间距小于0.25mm，在负载为高速器件时则推荐0.13mm。 如果电源平面和接地平面电容器的自谐振频率刚好和其他所有分立电容器的自谐振频率相同，就会激发非常尖锐的谐振，导致宽频带退耦的性能被破坏。 低速器件工作在PCB电源平面和接地平面结构的谐振频率之下，不会出问题，但现在的逻辑器件工作频率很容易就会接近甚至超过这一关键的谐振频点。;平面电容和分立电容器的联合效果;坠躯审瓢峭睁翘钳戴锹澜去臃情理诱剿唉晒稗砧山众亮岸拴猪歪视才浑完八、旁路与退耦-1八、旁路与退耦-1;使用电源平面做退耦电容有助于在高频抑制RF噪声;嵌入式电容;嵌入式电容的生产工艺： 采用间隔0.025mm介质的电源平面和接地平面结构 嵌入式电容的特点： 有效退耦频段可高达200～300MHz，高于此频率，需加分立式退耦电容 电源平面和接地平面间距越小，退耦效果就越好 电容值可依据面积除以间距乘以介电常数简单估算;布置;VLSI等高速元件需要并联退耦，多组电容对，放置在VLSI元件四周的电源管脚和地管脚之间，通常将0.1μF的电容和0.001μF的电容并联使用在50MHz以下的系统退耦，如果时钟频率更高，则需使用0.01 μF电容和100pF电容的并联组合。;IC;单层板和双层板的装配;贴装焊盘： 为得到良好的高频特性，要使用多个过孔和宽短线连接技术，这些可以降低电感。 如果能在焊盘上打孔，效果会更好。;如何恰当选择电容器;信号线条的电容效应 电容能改变信号沿速率，使由逻辑状态由0向1跃变的信号沿变得平缓;对信号整形用的电容值的计算 方法一：;储能电容 确保提供足够稳定的DC电压和电流，尤其是数字器件在最大容性负载状态下同时传送所有数据、地址和控制信号。 元件的直流供电需要储能电容，用来降低RF调制对电源分配网络的影响，每两个LSI和VLSI元件需要一个储能电容，按如下规则放置： 靠近供电连接器入口处 连接子板、外设及辅助电路的电源端子附件 大功率数字元件附件 离电源输入端子最远的位置 远离电源输入端子的元件高密度区域 紧邻时钟产生电路;储能电容的工作电压应选在额定电压的50%，以防止电压波动时损毁电容器 存储阵列的刷新电流很大，需要单独的储能电容来确保其正常工作。同样，VLSI元件管脚数目众多，管脚网格阵列模块具有高密度的管脚，都需要单独配备储能电容，尤其是所有信号、地址及控制管脚在最大容性负载条件下同时切换的情况 注意，储能电容并不是越多越好，过多的电容会拉动大量电流，给供电施