西安电子科技大学考研复试科目-微机原理和接口技术chap05-01.pptVIP

微机原理及接口技术 第5章 存储技术;回顾： 微型计算机的硬件组成 存储器在微机系统中的功能和作用;一、存储器的分类;二、主要性能指标： 容量 速度：存取时间 成本：价格 兼顾以上三方面指标 → 三极存储结构： 高速缓冲存储器、主存储器、辅助存储器 整体效果：速度 成本 容量;微机原理及接口技术 第5章 存储技术;芯片举例：;微机原理及接口技术 第5章 存储技术;6264芯片：8K×8bit 引线（P189） A12～A0 D0～D7 CS1、CS2 OE WE;工作过程、时序 P190、P197～198 写时序地址 → 片选 → 数据 → 写信号 → …… → 撤写信号 → 撤其它信号 读时序地址 → 片选 → 读信号 → 数据有效 → 撤读信号 → 撤其它信号;工作过程、时序 P190、P197～198;工作过程、时序 P190、P197～198;5.2.1 静态读/写存储器（SRAM） 二、连接使用;5.2.1 静态读/写存储器（SRAM） 二、连接使用;5.2.1 静态读/写存储器（SRAM） 二、连接使用;5.2.1 静态读/写存储器（SRAM） 二、连接使用;1. 利用现成的译码器芯片;图5.5 6116（2K×8）的连接;2. 利用ROM作译码器;2. 利用ROM作译码器;ROM作译码器的连接电路图 ;3. 利用数字比较器作译码器;利用数字比较器作译码器的内存连接电路;4. 利用PLD作译码器;利用PLD作译码器 ;5.2.1 静态读/写存储器（SRAM） 四、存取时间;5.2.1 静态读/写存储器（SRAM） 四、存取时间;8088 CPU 内存读时序;5.2.1 静态读/写存储器（SRAM） 五、等待的实现;T1;SRAM应用;1. 8088、8086 处理器的内存接口;存储器的字扩充： 地址线并联 数据线并联 OE并 → MEMRWE并 → MEMW CS → 地址译码器（高位地址译码）的不同输出;A;存储器的位扩充： 地址线并联 数据线：1号芯片 D0～D72号芯片 D8～D15 OE并 → MEMRWE并 → MEMW CS并联 → 地址译码（高位地址译码）;图5.33 6264与8086系统总线的连接 ;2. 80386、80486的内存接口;M/IO;80386、80486系统中内存分体组织;80486内存芯片连接图 ;与内存接口相关的信号： 地址信号 A3～A31 体选择信号 BE0～ BE7 64位数据信号 D0～D63 控制信号 M/IO、D/C 和 W/R 内存要由8个体来构成，每个体对应一个体选择信号。;微机原理及接口技术 第5章 存储技术;ROM： 在微机系统的在线运行过程中，只能对其进行读操作，而不能进行写操作的一类存储器。 也称作非易失性存储器，存放不经常修改的数据、程序等。;各种存储器访问时间比较 外存平均访问时间ms级： 硬盘：9～10ms 光盘：80～120ms 内存平均访问时间ns级： SRAM Cache：1～5ns SDRAM内存：7～15ns EDO内存：60～80ns EPROM存储器：100～400ns;2764芯片：8K×8bit 引线 A12～A0 D7～D0 CE：片选 OE：数据输出允许 PGM编程时：编程脉冲输入读时：“1”;连接;编程;27C040;工作方式;编程;编程;图5.17 EPROM 27C040的编程时序图 ;【例】利用2732和6264构成从00000H～02FFFH的ROM存储区和从03000H～06FFFH的RAM存储区。画出与8088系统总线的连接图。（不考虑板内总线驱动）;棉嫡堑镜吞混迭项带焦串淘粤燎方尼古虐秀仲纱亚貌坚操晚今晾兆史销比西安电子科技大学考研复试科目-微机原理和接口技术chap05-01第5章 存储技术;数据、地址、控制信号加驱动;数据、地址、控制信号加驱动（续）;位扩展;引线 A12～A0、D7～D0 CE 片选 0 0 OE 输出允许 0 1 WE 写允许 1 0 Ready/Busy 漏极开路;工作过程 读 写：① 按字节；② 按页;图5.20 EEPROM NMC98C64A字节写入时序 ;5.2.3 E2PROM 1. 典型 E2PROM 芯片介绍;连接使用P205～206图5.21；将55H写满98C64的程序。;译 码;7000H;START: MOV AX,0E00H ;段地址 MOV DS,AX ;地址范围:1E000～1FF