一种网格状ESD 防护器件.pdfVIP

权 利 要 求 书 ━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━ ━ 1、一种网格状 ESD 防护器件，如图 4 和图 5 所示，一种网格状 ESD 防 护器件包括本发明的静电放电防护电路包括 P 型衬底 51，P 型衬底上为 P 阱 52 。P 阱上方是鱼网状的多晶硅区域（41 ，42 ，43 ），多晶硅区域（如 41 ，42 ，43 ）的正下方是同样形状的 SiO2 氧化层 53，SiO2 氧化层 53 的下 表面和 P 阱 52 的上表面相接触。鱼网状的多晶硅区域的节点处（41 ，43 ） 掺了 P 型杂质和 N 型杂质分别成为 P 型多晶硅区 41 和 N 型多晶硅区 43 ， 而相邻节点（P 型多晶硅区 41 和 N 型多晶硅区 43 ）之间设置了本征多晶 硅区域 42 。 P 型多晶硅区 41 和 N 型多晶硅区 43 设置为交替的空间位置，即一个 P 型多晶硅区 41 被周围的 4 个 N 型多晶硅区 43 包围，同样的，一个 N 型 多晶硅区 43 被周围的 4 个 P 型多晶硅区 41 包围。鱼网状的多晶硅区域中 的镂空部分里面设置了一个环状的浅壕沟隔离 STI 44，浅壕沟隔离 STI 44 的外壁和鱼网状的多晶硅区域（41 ，42 ，43 ）中的镂空部分的内壁相重合。 环状的浅壕沟隔离 STI 44 的环内区域设置了N ＋注入区（45 ，46 ），N ＋注 入区（45 ，46 ）的外壁和浅壕沟隔离 STI 44 的内壁重合。在应用中这些阵 列状的 N ＋注入区（45 ，46 ）交错地接入到电路中去，接到电学阳极的 N ＋注入区46 的周围4 个 N ＋注入区接入到电学阴极中，同样的，一个接入 到电学阴极的 N ＋注入区45 的周围4 个 N ＋注入区接入到电学阳极。 说 明 书 ━━━━━━━━━━━━━━━━━━━━━━━━━━━━━ ━ 一种网格状 ESD 防护器件 技术领域 本发明属于集成电路技术领域，特别涉及一种利用多晶硅版图层次构 造静电电流泄放通道的静电放电防护电路。 背景技术 静电放电是在一个集成电路浮接的情况下，大量的电荷从外向内灌入 集成电路的瞬时过程，整个过程大约耗时 100ns。此外，在集成电路放电时 会产生数百甚至数千伏特的高压，这会打穿集成电路中的输入级的栅氧化 层。随着集成电路中的 MOS 管的尺寸越来越小，栅氧化层的厚度也越来 越薄，在这种趋势下，使用高性能的静电防护电路来泄放静电放电的电荷 以保护栅极氧化层不受损害是十分必需的。 静电放电现象的模式主要有四种：人体放电模式(HBM)、机械放电模 式(MM) 、器件充电模式(CDM) 以及电场感应模式(FIM) 。对一般集成电路 产品来说，一般要经过人体放电模式，机械放电模式以及器件充电模式的 测试。为了能够承受如此高的静电放电电压，集成电路产品通常必须使用 具有高性能、高耐受力的静电放电保护器件。 为了达成保护芯片抵御静电袭击的目的，目前已有多种静电防护器件 被提出，比如二极管，栅极接地的 MOS 管，其中公认效果比较好的防护 器件是可控硅 SCR (silicon controlled rectifier)。该防护器件的具体结构如图 1 所示，P 型衬底 11 上为阱区，阱区包括 N 阱 12 和 P 阱 16，N 阱 12 和 P 阱 16 上均有两个注入区，分别是 N+注入区 14 和 P+注入区 15。其中N 阱 12 的N+注入区设置在远离 P 阱 16 的一端，P+注入区设置在靠近 P 阱 16 的一端；P 阱 16 的 P+注入区设置在远离 N 阱 12 的一端，N+注入区设置 在靠近 N 阱 12 的一端。一 N+注入区设置在 N 阱 12 和 P 阱 16 连接处上方 并跨接在N 阱 12 和 P 阱 16 之间，所有注入区之间是用浅壕沟隔离 STI 13 进行隔离。N 阱 12 的 N+注入区和 P+注入区接电学阳极 Anode ，P 阱 16 的N+注入区和 P+注入区接电学阴极 Cathode 。图 2 是和这个 SCR 结构相 对应的电原理图。在集成电路的正常操作下，静电放电保护器件是处于关 闭的状态，不会影响集成电路输入输出接合垫