解说6 时序逻辑电路.pptVIP

第6章 时序逻辑电路 6.1 概述 6.1 概述 6.1 概述 6.1 概述 6.1 概述 6.1 概述 6.2 时序电路的分析方法 6.2 时序电路的分析方法 6.2 时序电路的分析方法 6.2 时序电路的分析方法 6.2 时序电路的分析方法 6.2 时序电路的分析方法 6.2 时序电路的分析方法 6.2 时序电路的分析方法 6.2 时序电路的分析方法 6.2 时序电路的分析方法 6.2 时序电路的分析方法 6.2 时序电路的分析方法 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.3 若干常用的时序逻辑电路 6.4 时序逻辑电路的设计方法 6.4 时序逻辑电路的设计方法 6.4 时序逻辑电路的设计方法 6.4 时序逻辑电路的设计方法 6.4 时序逻辑电路的设计方法 6.4 时序逻辑电路的设计方法 6.4 时序逻辑电路的设计方法 6.4 时序逻辑电路的设计方法 6.4 时序逻辑电路的设计方法 6.4 时序逻辑电路的设计方法 6.4 时序逻辑电路的设计方法 6.4 时序逻辑电路的设计方法 6.4 时序逻辑电路的设计方法 6.4 时序逻辑电路的设计方法 6.4 时序逻辑电路的设计方法 6.4 时序逻辑电路的设计方法 6.4 时序逻辑电路的设计方法 6.4 时序逻辑电路的设计方法 作业 6.3.2 计数器 四 、移位寄存器型计数器 1.环形计数器 电路如图所示，将移位寄存器首尾相接，则在时钟脉冲信号作用下，数据将循环右移。 6.3.2 计数器 设初态为1000,则其状态转换图为 环形计数器优点：电路结构简单 缺点：不能自启动，需预先置数；没有充分利用电路的状态。 6.3.2 计数器 2. 扭环形计数器 较环形计数器状态利用率提高了一倍。 6.3.2 计数器 五、计数器应用实例 例1. 计数器+译码器→顺序节拍脉冲发生器 可得到一组特定的串行数字信号 6.3.2 计数器 例2. 计数器+数据选择器→序列脉冲发生器 发生的序列6.3.2 计数器 6.4.1 同步时序逻辑电路的设计方法 步骤： 一 、逻辑抽象，得出电路的状态转换图或状态转换表 1. 确定输入变量/输出变量以及电路的状态数M； 2. 定义输入/输出逻辑状态和每个电路状态的含义，并将电路状态顺序编号； 3.按题意列出状态转换表或画出状态转换图。 二、状态化简 若两个状态在相同的输入下有相同的输出，并转换到同一个次态，则称为等价状态；等价状态可以合并。 6.4.1 同步时序逻辑电路的设计方法 三、状态分配（编码） 1. 确定触发器的数目n ，应满足2n－1M≤2n ； 2 .给每个状态规定一个代码，即将电路的状态和触发器状态组合对应起来。 （通常编码的取法、排列顺序都依照一定的规律） 四、选定触发器类型 求出状态方程，驱动方程，输出方程。