种MII详解.pdfVIP

MII接口类型 简介 MII是英文MediumIndependent Interface的缩写，翻译成中文是“介质独立 MAC PHY MII 接口”，该接口一般应用于以太网硬件平台的 层和 层之间， 接口 MII RMII SMII SSMII SSSMII GMII RGMII 的类型有很多，常用的有 、 、 、 、 、 、 、 SGMII TBI RTBI XGMII XAUI XLAUI 、 、 、 、 、 等。下面对它们进行一一介绍。 MII MII MMIIII 接口： TXD(Transmit Data)[3:0]：数据发送信号，共4根信号线； RXD(Receive Data)[3:0]：数据接收信号，共4根信号线； TX_ER(Transmit Error)： 发送数据错误提示信号，同步于TX_CLK，高电平有效，表示 TX_ER 有效期内传输的数据无效。对于10Mbps速率下，TX_ER 不起作用； RX_ER(Receive Error)： 接收数据错误提示信号，同步于 RX_CLK，高电平有效，表示 RX_ER 有效期内传输的数据无效。对于10Mbps速率下，RX_ER不起作用； TX_EN(Transmit Enable)： 发送使能信号，只有在TX_EN 有效期内传的数据才有效； RX_DV(ReveiveDataValid)： 接收数据有效信号，作用类型于发送通道的TX_EN； TX_CLK：发送参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时钟频 率为2.5MHz。注意，TX_CLK 时钟的方向是从PHY 侧指向MAC 侧的，因此此时钟是由 PHY 提供的。 RX_CLK：接收数据参考时钟，100Mbps速率下，时钟频率为25MHz，10Mbps速率下，时 钟频率为2.5MHz。RX_CLK 也是由PHY 侧提供的。 CRS：Carrier Sense，载波侦测信号，不需要同步于参考时钟，只要有数据传输，CRS 就有 效，另外，CRS 只有PHY 在半双工模式下有效； COL：CollisionDetectd，冲突检测信号，不需要同步于参考时钟，只有PHY 在半双工模式 下有效。 MII 接口一共有16根线。 MII接口类型 RMII RMII RRMMIIII 接口： RMII即ReducedMII，是MII 的简化板，连线数量由MII 的16根减少为8根。 TXD[1:0]：数据发送信号线，数据位宽为2，是MII 接口的一半； RXD[1:0]：数据接收信号线，数据位宽为2，是MII 接口的一半； TX_EN(Transmit Enable)：数据发送使能信号，与MII 接口中的该信号线功能一样； RX_ER(ReceiveError)：数据接收错误提示信号，与MII 接口中的该信号线功能一样； CLK_REF：是由外部时钟源提供的50MHz 参考时钟，与MII 接口不同，MII 接口中的接收 时钟和发送时钟是分开的，而且都是由PHY 芯片提供给MAC 芯片的。这里需要注意的是， 由于数据接收时钟是由外部晶振提供而不是由载波信号提取的，所以在PHY 层芯片内的数 据接收部分需要设计一个FIFO，用来协调两个不同的时钟,在发送接收的数据时提供缓冲。 PHY 层芯片的发送部分则不需要FIFO，它直接将接收到的数据发送到MAC 就可以了。 CRS_DV：此信号是由MII 接口中的RX_DV 和CRS 两个信号合并而成。当介质不空闲时， CRS_DV和RE_CLK 相异步的方式给出。当CRS 比RX_DV早结束时(即载波消失而队列中 还有数据要传输时)，就会出现CRS_DV 在半位元组的边界以25MHz/2.5MHz 的频率在0、 1之间的来回切换。因此，MAC 能够从 CRS_DV 中精确的恢复出RX_DV 和CRS。 在100Mbps速率时，TX/RX 每个时钟周期采样一个数据；在10Mbps速率时，TX/RX 每隔 10个