压阻型集成电路封装应力测试芯片的研究及应用.pdfVIP

　第 19 卷第 11 期　　　　　　　半　导　体　学　报　　　　　　　　 . 19, . 11　 V o l N o 　1998 年 11 月　　 　　　 　　　　　　 . , 1998　 CH IN ESE JOU RNAL O F SEM ICONDU CTOR S N ov 压阻型集成电路封装应力 测试芯片的研究与应用 贾松良　朱浩颖　罗艳斌 (清华大学微电子所　北京　100084) ( ) 摘要　本文介绍了一种 100 硅片上的压阻型集成电路封装应力测试芯片的设计、制造、校准 和应用测量情况. 该应力测试芯片包含双极性 4 元素应力测试单元和偏轴 3 元素压阻系数校 准单元. 所用应力测试单元具有温度补偿、灵敏度高、抑制工艺对准误差的特点. 采用四点弯曲 法进行了硅压阻系数校准测量. 采用其中一种应力测试芯片, 测量了 IC 卡按 ISO 78161 标准 规定的弯曲和扭曲情况下的芯片应力, 发现: IC 卡弯曲时主要受正应力, 剪切应力较小; 而扭 曲时剪切应力较大, 正应力较小. EEACC: 2570, 2860, 7320G 1　引言 随着集成电路封装技术向小型化、高密度和表面安装等方向发展, 以及芯片面积不断增 加, 封装和芯片的应力问题日益突出, 与应力相关的损伤增多, 成为器件失效的主要原因之 一. 因此应力参数的测试与分析是保证器件可靠性的关键之一. 与传统的应力测试方法相 比, 利用硅的压阻效应制造的应力测试芯片与常规集成电路工艺兼容, 测量设备比较简单, 测试结果较能反映芯片实际受力情况, 是进行集成电路封装应力测量的有力工具. 通过采用 压阻应力测试芯片对封装内芯片应力进行测量研究, 可为优化集成电路封装结构及相关工 艺、提高器件可靠性提供依据, 为封装应力的有限元模拟提供实验数据. 本文介绍了一种优 化结构的压阻应力测试芯片单元结构、采用四点弯曲法进行硅压阻系数校准测量的情况, 以 及采用该应力测试芯片对 IC 卡封装进行芯片应力测试的结果. 2　硅压阻应力测试芯片的单元结构 压阻应力测试芯片是利用硅的压阻效应, 通过测量附加应力导致的电阻变化来测量芯 ( ) 片表面的应力状态. 该类芯片一般常用 100 硅衬底制造, 采用不同的单元结构, 可以测量芯 贾松良　男, 1937 年出生, 教授, 现从事微电子封装和可靠性方面的研究 朱浩颖　男, 1972 年出生, 硕士毕业 收到,定稿 11 期　　　　　　贾松良等: 　压阻型集成电路封装应力测试芯片的研究与应用　　　　　　 813 片表面的一个或几个应力分量. 典型的应力测试单元有 2 元素、3 元素、偏轴 3 元素、4 元素 [ 1 ] 及 6 元素等几种结构 . ( ) 在 100 型硅片的坐标系内, 硅片平面内沿任一角度 的电阻, 在附加应力 下其电阻 [ 2 ] 的相对变化量为 : R R ( ) ( ) - R 0 = R R (0) ′ ′ 11