方兴未艾的“可制造性导向设计”.pdfVIP

方兴未艾的’可制造性导向设计’ The Rising and Growing Design-For-Manufacture (DFM) 1 2 林宗辉 , 马光华 1: 联华电子公司, 中央研发部-逻辑制程开发, 项目经理 2: 联华电子公司, 中央研发部-逻辑制程开发, 副部长 前言 克服奈米世代的挑战，保持技术进步 半导体制程技术的演进先前大致 的动力。 依循摩尔定律（Moore’s Law ）：每两年 进步一世代，布局规则（Layout Rule ） 集成电路(IC)制程技术不断的微 持续需较前代原始设计微缩 70%，使 缩，在稳定性的控制上日形艰难及许 集成电路（IC ）单位面积内含晶体管 多制程上的衍生效应于先前设计时并 的数量增加一倍。目前先进技术已正 未被充分考虑，使得 IC 可正常功能的 式进入奈米（Nanometer ，按一奈米= 幅度（Margin ）及良率（Yield ）提升 十亿分之一公尺）世代，如 90 奈米技 的速度在奈米世代后开始受到明显的 术已在量产中。但是在技术继续演进 影响，因此一些‘可制造性导向设计’ 的道路上可谓困难与挑战重重，例如 （Design For Manufacturability ， 以下 半导体业界所共同订定的国际半导体 简称 DFM ）的解决方案，在近一、二 技术蓝图（ International Technology 年来开始成为重要的主题。DFM 或相 Roadmap for Semiconductors ，ITRS ）， 似 DFY （Design for Yield ，良率导向 从 2003 年起即体认制程持续微缩所面 设计），简而言之即由制程人员将 IC 临的困难度越来越高，发展时程已从 由设计完到制造过程所可能发生之各 每 2 年发展一个世代重新修正为每三 种效应（Effects ）及变异（Variation ） 年一个世代（如图一所示），预期了制 及更重要的对 IC 功能的影响加以仔细 程发展的时程的减缓。而许多新技术、 的分析检测，而设计者在设计流程中 新方式，不论在设计端或制程发展 即将这些信息考虑含入，使所设计的 IC 对制程变异有更佳之容忍度 （tolerance ）及更容易有高良率。DFM 衍生出许多新而复杂的课题需要芯片 设计者及制程提供者的携手合作，也 有别于传统的设计制程分工模式。 本文仅就 DFM 涵盖之课题及未来发 展趋势作一简短探讨。 图一 2003 ITRS Technology Trends 微影技术对设计布局带来的挑战及 端，都开始兴起与被热烈讨论，试图 DFM 方案 1 进入奈米世代后因制程微缩所带 的方法（Rule B