RapidIO高速串行总线的信号完整性仿真 Signal Integrity Simulation of RapidIO High Speed Serial Bus.pdfVIP

第48卷第9期 国钆技求 V01．48No．9 Telecommunication 2008年9月 Engineering Sep．2008 文章编号：1001—893X(2008)09—0067—04 RapidlO高速串行总线的信号完整性仿真’ 侯红英 (中国西南电子技术研究所，成都610036) 摘要：采用最先进的3D电磁场仿真软件对RapidlO高速串行总线进行了板级信号完整性仿真，在 前仿真中对关心的设计参数进行了有效评估，形成了可信赖的指导数据；后仿真对实际设计数据进 行了验证，修正了不理想的设计参数。仿真手段彻底改变了依靠经验和反复试验的设计方法。成为 高速串行传输技术中不可或缺的设计手段。 关键词：RapidlO高速串行总线；信号完整性；仿真 中图分类号：TP336文献标识码：A