CPU详细设计.doc

16位实验CPU设计实例 1 2.1 指令系统 1 2．1.1 指令系统 2 2.1.2 指令系统设计说明 3 2.2 实验CPU总体设计方案 4 2.2.1一条指令执行需要3拍时间 4 2.2.2 实验CPU的总体构成 4 2.3 指令流程表 8 2.4 实验CPU的VHDL程序源代码 10 2.4.1 通用寄存器组部分 11 2.4.2 取指部分instru_fetch 15 2.4.3 指令译码部分decoder_unit 18 2.4.4 执行部分exe_unit 20 2.4.5 存储器部分memory_unit 22 2.4.7 顶层设计实体exp_cpu 26 16位实验CPU设计实例 开放式CPU指的是CPU在一片FPGA芯片中构成，它的指令系统和CPU内部结构可以由使用者根据需要设计，并且能够在TEC-CA上进行调试的CPU。实验CPU是学生为掌握计算机的工作原理而设计的CPU，主要针对基本原理而不强调完备性。这样的CPU可以复杂一些，也可以简单一些，视学生水平而定。 本章中介绍的实验CPU实例是针对第6章计算机组成原理实验而设计的，使用者可在此基础上根据自己的需要进行适当增减。 计算机组成原理实验除了进行计算机各部件的实验外，最重要的是使学生掌握计算机整机的工作原理。我们力求通过这个实验CPU设计实例，使学生能够深入掌握计算机的整机工作原理。 2.1 指令系统 设计CPU首先要设计指令系统。由于实验CPU采用16位字长，指令系统只有15条指令，因此比8位CPU的指令系统设计容易得多。 2．1.1 指令系统 ADD DR,SR 指令编码： 0000 DR SR 0000 0111 功能：DR ← DR + SR, 影响C和Z标志。PC ← PC + 1。 INC DR 指令编码： 0001 DR SR 0000 0111 功能：DR ← DR + 1，影响C和Z标志。PC ← PC + 1。 SUB DR，SR 指令编码： 0010 DR SR 0000 0111 功能：DR ← DR – SR，影响C和Z标志。PC ← PC + 1。 DEC DR 指令编码： 0011 DR SR 0000 0111 功能：DR ← DR – 1，影响C和Z标志。PC ← PC + 1。 AND DR，SR 指令编码： 0100 DR SR 0000 0011 功能：DR ← DR and SR，影响Z标志。PC ← PC + 1。 OR DR，SR 指令编码： 0101 DR SR 0000 0011 功能：DR ← DR or SR，影响Z标志。PC ← PC + 1。 NOT DR 指令编码： 0110 DR SR 0000 0011 功能：DR ← not DR，影响Z标志。PC ← PC + 1。 MOV DR，SR 指令编码： 0111 DR SR 0000 0001 功能：DR ← SR，不影响标志位。PC ← PC + 1。 JMP ADR 指令编码： 1000 0000 0000 0000 ADR 功能：PC ← ADR。 JNC ADR ？？？？ 指令编码： 1001 0000 ADR - @ -1 功能：如果C=0，则PC ← ADR；如果C=1，则PC ← PC + 1。 JNZ ADR 指令编码： 1010 0000 ADR - @ -1 功能：如果Z=0，则PC ← ADR；如果Z=1，则PC ← PC + 1。 MVRD DR，DATA 指令编码： 1100 DR 00 0000 0000 DATA 功能：DR ← DATA。PC ← PC + 2。 LDR DR，SR 指令编码： 1101 DR SR 0000 0001 功能：DR ← [SR]。PC ← PC + 1。 STR SR，DR 指令编码： 1110 DR SR 0000 0000 功能：[DR] ← SR。PC ← PC + 1。 NOP 指令编码： 0111 0000 0000 0000 功能：PC ← PC + 1。 说明： 本CPU中含有4个通用寄存器器，用R0、R1、R2和R3表示。源寄存器用SR表示，目的寄存器用DR表示，因此DR和SR在指令编码中各用2bit编码。 指令编码中的@代表该指令当前的PC值。 从汇编指令转换成二