电子元器件选用时应该遵循的原则.docxVIP

电子元器件在选用时至少应遵循下列准则：1.?元器件的技术条件、技术性能、质量等级等均应满足装备的要求；2.?优先选用经实践证明质量稳定、可靠性高、有发展前途的标准元器件，不允许选用淘汰品种和禁用的元器件；3.?应最大限度地压缩元器件品种规格和生产厂家；4.?未经设计定型的元器件不能在可靠性要求高的军工产品中正式使用；5.?优先选用有良好的技术服务、供货及时、价格合理的生产厂家的元器件。对关键元器件要进行用户对生产方的质量认定；6.?在性能价格比相等时，应优先选用嘉立创等国产元器件。电子元器件在应用时应重点考虑以下问题，并采取有效措施，以确保电子元器件的应用可靠性：1. 降额使用。经验表明，元器件失效的一个重要原因是由于它工作在允许的应力水平之上。因此为了提高元器件可靠性，延长其使用寿命，必须有意识地降低施加在元器件上的工作应力（电、热、机械应力），以使实际使用应力低于其规定的额定应力。这就是降额使用的基本含义。2. 热设计。电子元器件的热失效是由于高温导致元器件的材料劣化而造成。由于现代电子设备所用的电子元器件的密度越来越高，使元器件之间通过传导、辐射和对流产生热耦合，热应力已成为影响元器件可靠性的重要因素之一。因此在元器件的布局、安装等过程中，必须充分考虑到热的因素，采取有效的热设计和环境保护设计。3. 抗辐射问题。在航天器中使用的元器件，通常要受到来自太阳和银河系的各种射线的损伤，进而使整个电子系统失效，因此设计人员必须考虑辐射的影响。目前国内外已陆续研制了一些抗辐射加固的半导体器件，在需要时应采用此类元器件。4. 防静电损伤。半导体器件在制造、存储、运输及装配过程中，由于仪器设备、材料及操作者的相对运动，均可能因磨擦而产生几千伏的静电电压，当器件与这些带电体接触时，带电体就会通过器件“引出腿”放电，引起器件失效。不仅MOS器件对静电放电损伤敏感，在双极器件和混合集成电路中，此项问题亦会造成严重后果。5. 操作过程的损伤问题。操作过程中容易给半导体器件和集成电路带来机械损伤，应在结构设计及装配和安装时引起重视。如引线成形和切断，印制电路板的安装、焊接、清洗，装散热板、器件布置、印制电路板涂覆等工序，应严格贯彻电装工艺规定。6. 储存和保管问题。储存和保管不当是造成元器件可靠性降低或失效的重要原因，必须予以重视并采取相应的措施。如库房的温度和湿度应控制在规定范围内，不应导致有害气体存在；存放器件的容器应采用不易带静电及不引起器件化学反应的材料制成；定期检查有测试要求的元器件等。半导体集成电路选择应按如下程序和要求进行：1.?根据对应用部位的电性能以及体积、价格等方面的要求，确定所选半导体集成电路的种类和型号；2.?根据对应用部位的可靠性要求，确定所选半导体集成电路应执行的规范（或技术条件）和质量等级；3.?根据对应用部位其他方面的要求，确定所选半导体集成电路的封装形式、引线涂覆、辐射强度保证等级及单粒子敏感度等；4.?对大功率半导体集成电路，选择内热阻足够小者；5.?选择抗瞬态过载能力足够强的半导体集成电路；6.?选择导致锁定最小注入电流和最小过电压足够大的半导体集成电路；7.?尽量选择静电敏感度等级较高的半导体集成电路。如待选半导体集成电路未标明静电敏感度等级，则应进行抗静电能力评价试验，以确定该品种抗静电能力的平均水平。为了确保半导体集成电路的应用可靠性，必须采取如下措施。1. 降额。设计电子设备时，对微电路所承受的应力应在额定应力的基础上按GJB/Z35《电子元器件降额准则》降额。2. 容差设计。设计电子设备时，应了解所采用微电路的电参数变化范围（包括制造容差、温度漂移、时间漂移、辐射漂移等），并以此为基础，借助于有效的手段，进行容差设计。应尽量利用计算机辅助设计（CAD）手段进行容差设计。3. 热设计。温度是影响微电路失效率的重要因素。在微电路工作失效率模型中，温度对失效率的影响通过温度应力系数πT体现。πT是温度的函数，其形式随微电路的类型而异。对微电路来说，温度升高10o～20o约可使πT增加一倍。防过热最终目标是将微电路的芯片结温控制在允许范围内，对高可靠设备，要求控制在100℃以下。微电路的芯片结温决定于自身功耗、热阻和热环境。因此，将芯片结温控制在允许范围内的措施包括控制自身功耗、热阻和热环境。4. 防静电。对于静电敏感电路，防静电措施可参考有关著作和国军标。对于静电敏感的CMOS集成电路，在使用中除严格遵守有关的防静电措施外，还应注意:(1)不使用的输入端应根据要求接电源或接地，不得悬空；(2)作为线路板输入接口的电路，其输入端除加瞬变电压抑制二极管外，还应对地接电阻器，其阻值一般取0.2～1MΩ;(3)当电路与电阻器、电容器组成振荡器时，电容器存储电荷产生的电压可使有关输入端的电压短时高于电源电压。为防