电子教材-基于Pezaris 算法的流水线阵列乘法器设计.pdfVIP

基于 Pezaris 算法的流水线阵列乘法器设计 杨忠晔 赵梅 吴俊 （苏州科技学院电子与信息工程系，江苏 苏州 215011 ） 摘要：介绍了补码阵列乘法器的Pezaris 算法。为提高运算速度，利用流水线技术进行改进， 设计出流水线结构阵列乘法器，使用VHDL语言建模，在Quartus II集成开发环境下进行仿真 和功能验证。 关键词：阵列乘法器, Pezaris 算法, 流水线 中图分类号：TP311 文献标识码：A 1 引言 在科学研究和工程领域的数字信号处理算法中，乘法操作都占据非常大的比例，因而乘 法器的速度对整个处理芯片以及系统性能有着重要影响。随着超大规模集成电路的发展，高 速、低功耗、版图设计规则、占用芯片面积小等成为乘法器研究的重点，而阵列乘法器由于 其自身所具有的重复结构的特点，特别适合于VLSI实现，因此引起了广泛的关注。数字阵 列乘法器的算法很多，各有优缺点[1][2][3]。Pezaris算法是直接用于补码乘法的算法，最 大特点是通过不同类型的全加器组成的阵列就可以完成对补码数的乘法运算，但阵列中最后 一行采用串行进位方式进行加法计算，成为影响乘法运算速度的重要因素。可以采用超前进 位加法改进，但大幅度地增加了逻辑单元的使用量，因而占用了较大的芯片面积。本文提出 了利用流水线技术对Pezaris算法改进的方案，批量计算时明显地提高了运算速度，取得了良 好的效果。 2 Pezaris 算法 n n −2 根据补码定义[X]补=2 +X ，则 n -1 i X −x ∗2 + x 2 n −1 ∑ i i 0 n−2 当符号位为正数时，xn-1=0, 则X ∑x 2i i i 0 当符号位为负数时，xn -1=1 ,则 n -1 n−2 i X −2 + x 2 ∑ i i 0 已知补码求真值可用带负权的补码展开式计算而得： n −2 n −2 n -1 i n -1 i X ∗Y (−x ∗2 + x