SCUT版 实验指导书(1.1-1.5).pdf

第一章 数字逻辑实验 1.1触发器与寄存器实验 1.1.1 实验概述 本实验的主要内容是构建一条 8 位总线通路，将拨码开关、数码管及触发器、寄存器等 逻辑器件通过单条总线连接起来。通过拨码开关手动输入数据到某个触发器或寄存器；从一 个寄存器向另一个寄存器赋值；利用移位寄存器实现数据的置数、左移、右移等功能。通过 本实验加深理解总线和触发器的概念，同时熟悉由触发器组成的寄存器和移位寄存器的功能。 1.1.2 总线通路 总线是指为多个器件服务的一组公用信息线，其主要用途是作为多个器件之间进行数据 传送的公共通路。如下图 1-1 所示，触发器、寄存器堆、8 位总线 BUS 、输入单元 （拨码开 关）和输出单元 （数码显示管）等不同的器件都挂在同一条总线上。其中，触发器包括了 JK 触发器和 D 触发器；寄存器堆则由 4 位寄存器 74LS175、8 位寄存器 74LS374 （R0 ）和 74LS273 （DR ），以及 8 位移位寄存器 74LS194 构成。除了寄存器 74LS374 自带三态门结构 外，其他寄存器的输出都经过三态门 74LS244 和总线 BUS_[0..7]相连，以保证任何时刻总线 上只有唯一的数据存在，避免数据冲突。 图 1-1 总线通路图 《基于 Proteus 的计算机系统实验教程》 华南理工大学 赖晓铮 编著 1 在上 图 1-1 左边是上述器件的控制开关 ，其中除 CLK 、R0_CLK 、DR_CLK 和 SFT_CLK 为上升沿控制信号，其余开关均为电平控制信号。 上升沿有效的开关 CLK （触发器 74LS73、74LS74 和寄存器 74LS175 共用）、R0_CLK （寄存器 74LS374 ）、DR_CLK （寄存器 74LS273 ）和 SFT_CLK （移位寄存器 74LS194 ）负 责把总线 BUS 上的数据打入各自的器件。 ^^^^^^^^^^ ^^^^^^^^^^ ^^^^^^^^^^^ 低电平有效的开关R0_BUS （寄存器 74LS374 ）、DR_BUS （寄存器 74LS273 ）和SFT_BUS （移位寄存器 74LS194 ）负责控制各个器件输出所保存的数据到总线 BUS 。 ^^^^^ ^^^^^ 低电平有效的开关SET是 74LS74 的置 1 开关，低电平有效的开关CLR （触发器 74LS73、 ^^^^^ 74LS74 和寄存器 74LS175 共用）和MR （移位寄存器 74LS194 ）是各个器件相应的清零开关。 ^^^^^ 注意的是：寄存器 74LS374 是没有清零功能的，而寄存器 74LS273 虽有置 0 端MR，可以设 ^^^^^ 置清零功能。但是在本实验中MR端接高电平，实际上 74LS273 取消了清零功能。 高电平有效的开关 SL、SR、S0、S1 是移位寄存器 74LS194 的专用开关，负责其置数、 移位等功能的设置，具体详细见下文移位寄存器 74LS194 的真值表 1-7 。 表 1-1 三态门 74LS244 真值 图 1-2 总线的输入单元 输 入 输 出 ^^^^ A OE Y 0 0 0 1 0 1 × 1 Z 总线输入单元如上图 1-2 所示：拨码开关