面向hevc的高效插值滤波vlsi架构设计研究.pdfVIP

第35卷摇 第3期 吉林 大学学报 ( 息科 学版) Vol.35摇 No.3 2017年5月 Journal ofJilinUniversity (Information ScienceEdition) May2017 文章编号:1671鄄5896(2017)03鄄0221鄄08 面向HEVC 的高效插值滤波VLSI架构设计 1,2 1 1 王摇 刚 , 陈贺新 , 陈绵书 (1. 吉林大学 通信工程学院,长春 130022;2. 白城师范学院机械工程学院,吉林 白城 137000) 摘要:为满足HEVC(High Efficiency Video Coding)标准解码器中数据高吞吐率和高访存量的要求,提出了一种 面向HEVC的高效率分像素插值滤波VLSI(Very LargeScaleIntegration)架构设计。 在HEVC标准分像素插值算 法的基础上,构造高并行度和流水线的插值滤波VLSI架构;利用滤波器系数反转对称性,设计可复用8 阶滤 波器结构,以减少滤波器硬件面积;在传统的单输入通道插值器的基础上,设计两路并行的8输入插值器,以 提高数据吞吐量。 实验结果表明,该设计能在频率为34.2 MHz下完成 1920伊1080@30 帧/ s视频解码需求, 同时,能够满足3 840伊2 160@60 帧/ s视频的实时传输。 关键词:高效视频编码;复用;双通道插值滤波器;架构设计 中图分类号:TN919.81 文献标识码:A Design of HEVC鄄Oriented High鄄Efficiency Interpolation Filtering VLSI Architecture 1,2 1 1 WANG Gang ,CHNE Hexin ,CHNE Mianshu (1. College of Communication Engineering,Jilin University,Changchun 130022,China; 2. School of Mechanical Engineering,Baicheng Normal College,Baicheng 137000,China) Abstract:As for HEVC (High Efficiency Video Coding) standard decoder, high throughput rate and high memory accessvolumeof dataserveasbottleneckproblems,designof aHEVC鄄orientedhigh鄄efficiency sub鄄pixel interpolation filtering VLSI(Very Large Scale Integration) architecture is put forward. Based on sub鄄pixel interpolation algorithm in HEVC standard, an interpolation filtering VLSI architecture characterized by high degree of parallelism andflow line isconstructed. Through utilization of inversion symmetry of filter coefficients, a reusable order鄄8 filter structure is designed in order to reduce area of filter hardware. On the basis of