VHDL实验_新_及答案的.pptVIP

实验1 熟悉实验环境，完成下述实验内容： 2输入与门、 2输入或门、 2输入异或门及非门的设计。 D触发器的设计。 带有异步清零、异步置位功能的边沿JK触发器的设计。;1-1代码;1-1代码;1-2代码;1-3代码;实验2－1;2-1代码;实验2－2;2-2代码;实验3－1;3-1代码;实验3－2; 当EN＝1时，译码器正常工作；当EN=0时，译码器不动作。 ;3-2代码; 实验4－1功能要求：4位数据输入，可表示0——F十六个数值。将其译码为共阴极7段LED的显示码。LED的每段和dout的连接关系见下图。模块名：LEDDECODER 输入端口：i——数据输入（4位） 输出端口：dout——译码输出（7位）;4-1代码;实验4－2;4-2代码;实验5－1;5-1代码^_^;实验5－2;5-2代码^_^;实验6－1;6-1代码^_^;实验6－2;6-2代码(^_^);6-2代码，占空比1:2 (^_^);实验7－1;7-1代码(^_^);实验7－2;7-2代码^_^;;实验8-1;实验8-2