接口第2章的.pptVIP

第2章 Intel IA-32处理器结构与原理;2.1 Pentium处理器;分支目标缓冲器;指令配对规则;2.2 P6微结构的处理器;2.3 NetBurst微结构的处理器 ;2. 执行跟踪Cache（execution trace Cache） ;2.4.1 Core微结构;2.4.2 Core 2处理器内部结构示意图 ;2.4 现代Intel微处理器常用技术 ;使用 SSE3;为了提高指令流的执行效率，乱序执行核心监视很多条指令，然后在不损失数据完整性的前提下，采用能充分发挥多个处理部件并行工作的指令顺序来执行。这个指令顺序可能和原始程序的不一样。;2.4.3 超线程(Hyper-Threading, HT)技术;2.4.4 多核(Multi-Core)技术 ;Pentium EE IA-32处理器;2.4.5 Intel 64 Architecture (EM64T技术) ;2.4.6 Intel的虚拟化技术;宽位动态执行(Wide Dynamic Execution) 着眼于提高每时钟周期处理的指令数，改善执行时间和能源效率;宽位动态执行 微代码融合（Micro-op fusion）技术能在微代码执行前将译码自同一个x86指令的几个常见微代码对融合成一个微代码;智能功效管理（Intelligent Power Capability） 超细粒度功耗控制能够只对处于工作状态的部件提供电源，而关闭非工作部件的电源供应，从而有效降低功耗。 分离总线技术能够使总线宽度动态适应数据宽度的需要，对无效的信息位使其进入低电压状态，从而进一步降低功耗。 功效管理平台技术通过调整散热风扇运作模式，从外部降低处理器温度。 ;Intel 智能内存访问(Intel? Smart Memory Access) 内存消歧技术利用装载（load）数据指令和存储（store）数据指令之间的乱序执行来提高推测执行部件的效率，其原则是尽量将load指令提到它前面不冲突的store指令之前执行。 ;Intel 智能内存访问(Intel? Smart Memory Access) 高级预取技术确保被使用的数据已经位于最靠近能获得最小内存延迟的地方。 ;Intel高级智能Cache (Intel? Advanced Smart Cache) －带来了新的双核结构 采用了共享L2 Cache的双核结构 可以在两个核心间动态调整L2 Cache的分配 ;Intel高级数字多媒体增强技术 (Intel? Advanced Digit Media Boost) 引入128 位SIMD执行单元 可以在一个时钟内完成128位的SIMD整型和浮点运算。 ;2.5 Nehalem微架构的处理器;Nehalem微架构的新特点 新的缓存结构 与Core微架构一样的L1 Cache（32KB指令Cache与32KB数据Cache） ???个核配新的256KB极低延迟L2 Cache 新增8MB包含共享式 L3 Cache，当L3 Cache没有命中，则数据肯定不在L1和L2 Cache中 集成了内存控制器 支持3通道的DDR3内存 内存运行于1.33GT/s的速率下，峰值带宽达到32GB/s（3×64bit×1.33GT/s÷8） 增强了宏指令融合的能力 包括了JL/JNGE, JGE/JNL, JLE/JNG, JG/JNLE 在32位和64位下都可用;Nehalem微架构的新特点 用QuickPath代替了前端总线（FSB） 最大带宽高达25.6GB/s 采用高速差分信号传送 采用点对点互连技术，不仅连接CPU和北桥，还作为CPU与CPU之间的连接;2.6 IA-32处理器基本执行环境 ;虚拟8086模式（V86模式）－怀旧的感觉;工作模式的转换;1. IA-32的基本数据类型 IA32的基本数据类型包括Byte, Word, Doubleword, Quadword和Double Quadword ;2) 浮点数据类型 最高位为符号位，接下来是有效数和阶码，有效数给定了数的有效位数，决定数的精度；阶码决定数据范围。;3) 指针数据类型 指针用于定位存储单元的地址，包括近指针和远指针 16位模式下 近指针为段内16位有效地址 远指针包括16位段首地址和16位段内有效地址 32位模式下 近指针为段内32位有效地址 远指针包括16位段选择器和32位段内有效地址 64位模式下 近指针为64位有效地址 操作数是32位时，远指针包括16位段选择器和16位段内有效地址 操作数是32位时，远指针包括16位段选择器和32位段内有效地址 操作数是64位时，远指针包括16位段选择器和64位段内有效地址;4) 位域(field)数据类型 是一