第五章shangke.ppt

第五章 触发器 5.1 概述 触发器概念： 能够存储１位二值信号的基本单元电路。 触发器特点： 1. 具有两个能自行保持的稳定状态，用来表示逻辑状态0和1。 2. 在触发信号的操作下，根据不同的输入信号可以置成0或1状态。 触发器分类： 1. 按触发方式分：电平触发、脉冲触发、边沿 触发。 2. 按逻辑功能分：RS、 JK、 D、 T触发器。 3. 按存储原理分：静态、动态触发器。 5.2 SR锁存器 一、由或非门组成的SR锁存器 例: 在下图（a）所示的锁存器中，已知SD、RD的电压波形如图（b）所示，试画出锁存器输出端Q、Q/ 的电压波形。 二、由与非门组成的SR锁存器 例: 在下图（a）所示的锁存器中，已知S/D、R/D的电压波形如图（b）所示，试画出锁存器输出端Q、Q/ 的电压波形。 5.3 电平触发的触发器 电平触发的触发器逻辑符号 例: 在下图（a）所示的触发器中，已知输入信号的电压波形如图（b）所示，试画出触发器输出端Q、Q/ 的电压波形。假设初态Q=0。 带有异步置位、复位端的电平触发的触发器 D触发器 电平触发的D触发器逻辑符号 电平触发的D触发器(透明的D锁存器) 电平触发的D触发器(透明的D锁存器) 例: 在下图（a）所示的触发器中，已知输入信号的电压波形如图（b）所示，试画出触发器输出端Q、Q/ 的电压波形。假设初态Q=1。 5.4 脉冲触发的触发器 一、主从SR触发器 主从SR触发器特性功能表 主从SR触发器逻辑符号 例: 在主从SR触发器中，已知输入信号的电压波形如图所示，试画出触发器输出端Q、Q/ 的电压波形。假设初态Q=0。 特殊： 二、主从JK触发器 主从JK触发器逻辑符号 主从JK触发器特性功能表 例: 在主从JK触发器中，已知输入信号的电压波形如图所示，试画出触发器输出端Q、Q/ 的电压波形。假设初态Q=0。 特殊： 多输入JK触发器 T触发器 T触发器特性功能表 三、脉冲触发方式的动作特点 5.5 边沿触发的触发器 1、利用两个电平触发的D触发器构成的边沿触发器 2、维持阻塞触发器 3、用门电路传输延迟时间的边沿触发器 电平触发的D触发器(透明的D锁存器) 电平触发的D触发器(透明的D锁存器) 边沿触发的D触发器特性功能表 边沿触发的D触发器逻辑符号 例: 在下图（a）所示的触发器中，已知输入信号的电压波形如图（b）所示，试画出触发器输出端Q、Q/ 的电压波形。假设初态Q=0。 带有异步置位、复位端的边沿触发D触发器 带有异步置位、复位端的边沿触发D触发器 其它的边沿触发器 边沿触发的SR、JK触发器特性功能表 多输入边沿触发器 5.6 触发器的逻辑功能及其描述方法 5.6 触发器的逻辑功能及其描述方法 一、SR触发器 二、JK触发器 三、T触发器 四、D触发器 逻辑功能： 是输出与输入在CLK作用后稳态之间的关系 （RS, JK, D, T） 电路结构形式： 具有不同的动作特点（转换状态的动态过程） （同步，主从，边沿） 5.7 触发器的动态特性 一、输入信号宽度 二、传输延迟时间 一、建立时间 二、保持时间 三、传输延迟时间 四、最高时钟频率 1① 0 1 1 1① 1 1 1 0 1 1 0 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 0 0 0 0 0 1 0 1 1 0 1 1 1 0 1 1 0 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 0 0 0 0 0 0 1 1 1 0 1 0 1 0 0 0 0 1 1 1 1 0 1 0 1 0 0 0 0 5.6.2 触发器的电路结构和逻辑功能的关系 Q t t t t t CLK S R Qm t J K 主从JK触发器没有约束。 J=1 K=0时，CLK＝1期间主触发器置1； CLK下降沿到达时，从触发器置1，Q*=1。 1 0 1 1 0 1 J=0 K=1时，CLK＝1期间主触发器置0； CLK下降沿到达时，从触发器置0，Q*=0。 0 0 0 0 J=0 K=0时，触发器保持原来状态不变， Q*=Q。 1 1 J=1 K=1时， Q=0,G7 输出0，主触发器置1，CLK↓,Q*=1； Q=1,G8 输出0，主触发器置0，CLK↓,Q*=0。 Q*=Q′ 1 0 1 1 0 1 1 1 0 1 1 0 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 0 0 0 0 0 Q X X X X 保持不变 置1 置0 翻转 Q t t t t t CLK J