基于DA算法的高速FIR滤波器.pdf

今日电子 RIGOL 征文 2006RIGOL杯数字化测试仪器应用方案 有奖征文选登 基于DA 算法的高速FIR 滤波器 四川师范大学物理与电子工程学院 麦 文 FIR滤波器的DA算法与改进 Z展开得 来查找表化为N/m个小查找表 这样每 j 1 FIR滤波器结构 (3)个ROM的容量就大大减小 一个直接N阶FIR滤波器的信号流 根据(3)式可建立查找表 同理可将 程见图1A其转置结构见图1B Z 按位展开 并建立类似的表 这样 基于DA算法的高速FIR滤波器结构 M-1 2 FIR滤波器的DA算法实现原理 通过查表就可实现高速的乘法运算 一个基于DA算法的并行FIR滤波 下面介绍如何用查表方式实现乘法 3问题与改进 器 其实现结构如图2所示 运算 对于实际的FIR滤波器 上述DA 其原理为 输入数据先寄存起来 FIR滤波器的输出响应为 算法其实还存在难于实现的问题 若 然后把不同位上的数传给不同的ROM FIR滤波器的抽头系数精度为32位 则 每个ROM实现数据的一位乘法运算 FPGA内部的ROM难以负担 若采用 然后把每位ROM的输出相加 由于查 (1)外部ROM则速度大大降低 因此必须 表和加法运算速度很快 因此整个滤波 设法降低所需的ROM容量 器的速度就可以很快 式 1 中 x 代表信号x(k)的第 k,j 以XILINXALTERA两大公司提 对上述结构做改进 把输入数据按 j位 令 令 供的FPGA来分析 就可发现多数FPGA4位一组寄存 作为查表输入 此时后面 的逻辑单元采用了查找表 LUT形式 的乘数因子改取16相当于每4位作为 联想到若能改变DA算法中Z和Z 的 一组通过查表做乘法运算 利用对称 j M-1 性 Z与Z 对应的ROM可节省一半 展开式 利用FPGA的固有查找表 就 j M-1 容易证明Z与Z 的查表内容是一样 有可能减小ROM做法如下 设FPGA j M-1 的逻辑单元采用m位宽度的查找表结 的 因此ROM可公用 这样资源再节 构 选择FIR滤波器的阶数为N 是m 约一半 的整倍数 再把Z的表达式按m重新组 FPGA实现与验证 j 合 就得到 1 实现方法与仿真 图1 FIR滤波器结构 采用hamming窗函数 用System