基于全数字锁相环的基波频率测量算法 fundamental frequency estimation algorithm based on an all digital phase locked loop.pdfVIP

第16卷第6期 电路与系统学报 Vol-16No．6 2011年12月 JOURNALOFCIRCUITSANDSYSTEMS 1 文章编号：1007-0249(2011)06—0030-05 基于全数字锁相环的基波频率测量算法‘ 门长有1， 王荣华2， 谭年熊1 (1．浙江大学超大规模集成电路设计研究所，浙江杭州，310027；2．万工科技有限责任公司，浙江杭州，310027) 摘要t本文提出了一种用于电能计量芯片的基波频率测量算法。其创新点是从系统设计出发，把基波频率测量与 信号中的直流、谐波和噪声，并且其硬件实现所需的计算单元和存储单元都很少，非常适合芯片化的产品应用开发。 关键词tCIC；抽取率；全数字锁相环；PI调节器 中圈分类号·TN492 文献标识码tA 1 引言 在电能计量芯片设计中，准确的频率测量是实现同步采样，保证基波、谐波电能计量精度的关键。 波的数字锁相环【6】和自适应滤波[78】等，但这些测频算法由于兼顾测量精度和响应速度，导致计算量偏 大，并不适合于稳态信号处理的电能计量系统的设计优化。本文提出的算法从测频精度和电路实现成 本出发，把基波频率测量与电能计量中的信号处理相结合，利用过采样模拟ADC降采样过程中抽取 率动态改变的CIC滤波器、正交去调鉴频器、PI调节器和基波频率一抽取率转换器共同构成一个全数 字锁相环。该锁相环可以有效地抑制输入信号中的直流、谐波和噪声，降低测频系统对频率偏移量的 敏感度，确保在较大的频率输入范围内仍然有较高的测量准确度。虽然其响应速度慢于已有的一些算 法，但完全能满足电能计量的要求。由于在设计锁相环每一个模块的实现电路时都采用了计算量和存 储量相对较小的结构，因此该算法非常适合于芯片化的产品应用开发。 2 全数字锁相环 图1是本文提出的频率测量 算法原理框图。图中包括将输入 的模拟信号转换为lbit数字信号 ADC、 的二阶过采样sigma—delta 预设抽取率为M的CIC滤波器、 图1 测频算法的原理框图 用于提取基波频率信息的正交去 demodulation 调制算法(quadrature 实现采样频率五与测量频率^同步的基波一抽取率转换电路。在工作状态下，CIC根据基波一抽取率 转换电路得到的实时抽取率尬进行抽取滤波，当闭环系统稳定时，正与^同步，QD输出的频率差Ⅳ 为零。 2．1 反馈过程的原理分析 为达到频率跟踪的目的，抽取电路的实时抽取率必是根据基波频率^的变化而变化的，其实现电 路按如下的原理设计： 假设ADC的采样频率凡出满足式(1) 2009．02-05 +收藕日期t 修订日期；2009-04—30 万方数据 第6期 门长有等：基于全数字锁相环的基波频率测量算法 3l F诫2MxNx{时=M×L (1) M是必的平均抽取率，且在闭环 上式中向表示基波频率的理论参考值(在中国国标中^广50Hz)； 系统稳定时 面：垒：』虹：M×丘 (2) {s Nx{。 {、 定义第f次抽取前的累 求解满足式(2)的必是一个“累加溢出”运算，溢出的门限值是Mxfr。f。 每经过一个ADC采样 加和为，其初始值So=0定义ASi．1为上一次累加的残留值，初始值△岛=0。 周期Ts=l／