顺序脉冲发生器实验.doc

顺序脉冲发生器实验 实验目的 1. 了解顺序脉冲发生器的工作原理： 2. 掌握顺序发生器的VHDL描述方法： 3. 学会用EDA语言进行程序设计。 二、实验原理 在数控装置和数字计算机中，往往需要机器按照人们事先规定的顺序进行运算和操作，这就要求控制电路不仅能正确的发出各种控制信号，而且要求这些控制信号在时间上有一定的先后顺序，能完成这样功能的电路称为顺序脉冲发生器。 顺序脉冲发生器通常由计数器与译码电路构成，如图所示： 而脉冲发生器的种类分别有技数型和移存型两种，这里我们只做最简单的计数型脉冲发生器。图中的模M计数器取三位二进制计数器、译码器用三线-八线译码器来实现本次的顺序脉冲发生器。 当时钟脉冲CP的上升沿到来时，三位二进制计数器输出自加一，输出由000—111八种不同的状态。然后计数器输出的三位二进制数作为3线—8线译码器中的输入，由译码器来实现对三位二进制数对应输出信号的翻译。 实验过程 设计3位2进制计数器： 程序如下： LIBRARY ieee; USE ieee.std_logic_1164.all; USE ieee.std_logic_unsigned.all; ENTITY counter3 IS PORT( clk : IN STD_LOGIC; q : OUT STD_LOGIC_VECTOR(2 DOWNTO 0)); END counter3; ARCHITECTURE a1 OF counter3 IS SIGNAL q1:STD_LOGIC_VECTOR(2 DOWNTO 0); BEGIN PROCESS(clk) BEGIN IF (clkEVENT AND clk=1)THEN q1=q1+1; END IF; q=q1; END PROCESS; END a1; 说明：时钟上升沿时q1自加一，信号q1赋值给q。3位2进制计数器设计完毕 2.3线—8线译码器的设计 程序如下： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity DECODE is port ( data_in :in std_logic_vector (2 downto 0); data_out:out std_logic_vector (7 downto 0); ledshow :out std_logic_vector (7 downto 0); weight :out std_logic_vector (2 downto 0) ); end decode; architecture example of DECODE is begin process(data_in) begin weight = 000; data_out(7)=0; case data_in is when 000= data_out = when 001= data_out = when 010= data_out = when 011= data_out = when 100= data_out = when 101= data_out = when 110= data_out = when 111= data_out = end case; case data_in is when 000= ledshow = when 001= ledshow = when 010= ledshow = when 011= ledshow = when 100= ledshow = when 101= ledshow = when 110= ledshow = when 111= ledshow = end case; end process; end example; 说明：这里的译码器的输出用彩灯和数码管一起表示。 将计数器与译码器封装完毕，用原理图输。入在Quartus实验环境下。原理图如下： 编译程序，编译无错误，进行下一步 连线，将ep2c5适配板左下角的JTAG用十芯排线和万用下载区左下角的SOPC JTAG口连接起来，