z-turn开发笔记资料.docxVIP

Z-turn开发笔记Zynq启动配置时钟要求器件启动时拥有了稳定的电压后，还必须保证PS_PORT_B引脚拉高前，PS_CLK已经有稳定的时钟输入，通常PS_CLK采用33.3Mhz和50MHz的时钟。ZYBO：50MHzZ-turn: 33.3MH复位要求PS_POR_B:这个复位保持PS在复位状态，直到所有PS的供电达到了所有的要求。在PS上电之前，必须为低。PS_POR_B由供电器件“Power-Good”信号提供。PS_SRST_B:这个复位用于强制系统复位。它能被连接或者拉高，当在PS供电斜坡阶段，该信号为高。模式引脚配置五个模式引脚，mode[4:0]用于表示启动源，用于JTAG模式和PLL旁路选择。两个电压模式引脚vmode[1:0],用于表示复用I/O组的电压模式。使用20K欧的上拉或者下拉电阻连接mode[4:0]和vmode[1:0]信号。当ROM运行时，vmode信号用来设置各个MIO_PIN寄存器，为所有的MIO引脚设置合适的LVCMOS18或者LVCMOS33 I/O标准。当完成BootROM后，在需要的时候，FSBL可以将I/O的标准从LVCMOS修改为HSTL或者LVTTL。Vmode[0]引脚用于设置第0组。。。。。当PS_POR_B复位信号从低到高变化时，对mode和vmode信号采样三个PS_CLK时钟。当在上电复位采样时，将采样的模式值保存到SLCR内的BOOT_MODE寄存器中。vmode的值保存在GPIOB_DRVR_BIAS_CTRL。模式引脚是MIO[6:2]，vmode引脚是MIO[8:7]，引脚使用如下：MIO[2]表示JTAG模式；MIO[5:3]选择启动模式；MIO[6]是能PLL；MIO[8:7]配置I/O组电压。vmode[1]vmode[2]BOOT MODE[4]BOOT MODE[2]BOOT MODE[1]BOOT MODE[0]BOOT MODE[3]MIO[8]MIO[7]MIO[6]MIO[5]MIO[4]MIO[3]MIO[2]级联JTAG0独立JTAG1启动设备JTAG0000NOR001NAND010保留011Quad_SPI100保留101SD110保留111PLL模式使用PLL0旁路PLL1MIO 第0组电压 Bank02.5V,3.3V01.8V1MIO 第1组电压 Bank12.5V,3.3V01.8V1电源分配电源管脚电压描述VCCPINT1.0V1.0V logic supply for PS. Independent from PL VCCINTsupply.VCCPAUX1.8V1.8V auxiliary power supply for PS. Independent from PLVCCAUX supply.VCCO_MIO0Zybo：3.3Vz-turn：3.3Vnew20W：3.3V1.8V–3.3V PS I/O supply for MIO bank 500.VCCO_MIO1Zybo：1.8Vz-turn：1.8Vnew20W：1.8V1.8V–3.3V PS I/O supply for MIO bank 501.VCCO_DDRZybo：1.5Vz-turn：1.5Vnew20W：1.5V1.2V–1.8V DDR I/O supply.注:DDR: DDR2 1.8V, DDR3 1.5V and LPDDR2 1.2VVCCPLL(2)1.8V1.8V PLL supply for PS. A 0.47 μF to 4.7 μF 0402 capacitormust be placed near the VCCPLL BGA via. In addition, whenpowered by VCCPAUX, the VCCPLL must be filtered througha 120??at 100 MHz (size 0603) ferrite bead and a 10 μFVCCAUX1.8V1.8V power-supply pins for auxiliary circuits.VCCAUX_IO_G#(3)1.8V/2.0V power-supply pins for auxiliary I/O circuits.VCCINT1.0V1.0V power-supply pins for the internal core logic.VCCO_#(4)z-turn：3.3Vzybo：3.3VPower-supply pins for the output drivers (per bank).VCCBRAM1.0V1.0V power-supply pins for the PL block R