8051和高级处理器体系结构、存储器组织和现实中的接口.doc

8051和高级处理器体系结构、存储器组织和现实中的接口 复习前面所学内容 前面一章介绍了以下内容： 嵌入式系统嵌入了软件和RTOS。 嵌入式系统的软件嵌入在硬件之中。嵌入式系统的硬件包括：微处理器、微控制器、DSP或ASIP，以及专用处理器。 嵌入式系统中包括了存储器(ROM、RAM和高速缓存)、端口、定时器、设备和接口电路。 微控制器硬件包括：处理单元、RAM、ROM、定时和中断处理设备、专用单芯片或VLSI核专用单元。 设计指标、过程以及挑战。 软件、设备驱动程序和设备管理程序。 软件工具。 本章学习目标 本章中我们将学习下列内容： (1) 8051的体系结构概述，以及它的处理器、存储器、端口、计数器/定时器、串行IO和中断处理单元 (2) 现实中的接口、内部总线以及将处理器与系统存储器、IO设备和所有其他系统单元连接起来的外部总线 (3) 接口示例：键盘、显示器、ADC和DAC (4) 高级处理器x86、ARM和SHARC的体系结构 (5) 处理器和存储器的组织 (6) 通过快速的程序执行来改进处理器计算性能的指令级并行、超标量、进程、流水线和高速缓存单元 (7) 各种类型的存储器及其应用 (8) 设备和存储地址分配 (9) 测量处理器性能的性能指标 (10) 嵌入式系统的处理器选择 (11) 嵌入式系统的存储器选择 2.1 8051的体系结构 下面各节简要概述了8051的体系结构，读者可以参考相关教材深入学习有关细节。 2.1.1 8051微控制器体系结构 图2-1展示了典型的8051微控制器的体系结构。典型指的是初始版本，在此基础上推出了各种改进版本。典型版本包括了以下硬件： 图2-1 8051体系结构 (1) 一个12MHz的时钟。因此，处理器的指令周期为1μs。 (2) 一个8位的ALU。因此，内部总线宽度为8位。 (3) CISC(复杂指令集计算机)体系结构(CISC为算术、逻辑和其他各种指令提供了多种操作数寻址方式。CISC的复杂指令执行时间超过了一个时钟周期。CISC的复杂指令硬件中是通过微程序控制电路实现的，而不是为每条指令设计独立的硬连接逻辑电路)。 (4) 特殊位操作指令。 (5) 一个程序计数器，处理器将它的默认初始复位值设为0x0000。 (6) 一个栈指针，处理器将它的默认初始复位值设为0x07。 (7) 简单的体系结构，没有浮点处理器，没有高速缓存，没有存储管理单元，没有原子操作单元，没有流水线，也没有指令级并行(参见2.3和2.5节)。典型版和多数其他版都没有DMA控制器(参见4.8节)。 (8) Harvard存储器体系结构(参见2.4.2节)。程序存储空间和数据存储空间各自有从0x0000开始的独立地址空间和独立的控制信号。 (9) 128字节的片上RAM。8052版本提供了256字节的RAM，其中32字节作为4个寄存器组使用。每个寄存器组含有8个寄存器。在大部分版本中，外部数据/栈存储空间可以增加到64kB。一些8051改进版中，这一上限提高到了16MB。 (10) 一组特殊功能寄存器(SFR)，包括PSW(处理器状态字)、A(累加器)、B寄存器、 SP(栈指针)以及串行IO、定时器、端口和中断处理器寄存器。 (11) 版本8351有片上ROM，版本8751有片上EPROM，版本8951有4kB片上EEPROM或闪存。还有一些版本提供了更大容量的ROM。片外附加程序存储空间可以增加到64kB。在扩展8051和统一地址空间版本(8051EX和MX版)中，这一限制提高到了16MB。 (12) 两个外部中断管脚INT0和INT1。 (13) 单芯片模式下的4个8位端口P0、P1、P2、P3(参见2.1.3节)。还有两个定时器(参见2.1.5节)和一个串行接口(SI)。通过编程，SI能够提供三种全双工UART模式进行串行IO(在这种IO方式中，每隔一定时间间隔，连续地在数据线上传送字的每一位)。通过编程，还可以让SI进行半双工同步IO(参见2.1.6节)。 (14) 典型版本没有脉宽调制器，但提供了对DAC(参见1.3.7节)的支持。它也没有调制解调器，没有watchdog定时器，没有ADC。但其他某些版本可以支持watchdog定时器和ADC。西门子SAB 80535-N支持具有可编程参考电压的ADC。一些高级版本支持上述特性，设计时要根据系统需要来选择版本。 2.1.2 指令集 图2-2给出了8051指令集中的指令类型。关于整个指令集和每条指令的详细介绍可以参考微控制器的教材或手册。8051的指令分为7种类型，其中比较重要的指令有： 1. 数据传输指令 数据传输指令把源操作数移动(复制)到目的操作数中。例如，MOV A，Rn和MOV Rn，A分别实现把数据从Rn移动(复制)到