基于FPGA的异步FIFO设计论文.doc

基于FPGA的异步FIFO设计毕业论文 目 录 第一章 绪论 1 1.1 FPGA简介 1 1.2 异步FIFO简介 1 1.3 国内外研究现状及存在的问题 1 1.3.1 研究现状 1 1.3.2 存在问题 2 1.4 本课题主要研究内容 3 第二章 异步FIFO设计要求及基本原理 4 2.1 设计要求 4 2.2 异步FIFO基本原理 5 2.3 异步FIFO设计难点 5 2.4 系统设计方案 6 2.5 异步FIFO验证方案 7 2.5.1 验证复位功能 7 2.5.2 验证写操作功能 7 2.5.3 验证读操作功能 7 2.5.4 验证异步FIFO电路整体功能 7 第三章 模块设计与实现 8 3.1 格雷码计数器模块 8 3.2 同步模块 8 3.3 格雷码∕自然码转换模块 9 3.4 空满标志产生模块 10 3.5 双端口RAM 13 第四章 时序仿真与实现 15 4.1 模块整合 15 4.2 时序仿真及功能测试 17 4.2.1 复位功能软件仿真与测试 17 4.2.2 写操作功能时序仿真与测试 17 4.2.3 读操作功能时序仿真与测试 18 4.2.4 异步FIFO电路整体功能软件仿真与测试 18 4.2.5 时序仿真结果总结 19 第五章 硬件仿真与实现 20 5.1 外部电路焊接 20 5.2 引脚分配 21 5.3 调试电路设计 24 5.3.1 调试电路介绍 24 5.3.2 异步时钟产生模块 25 5.3.3 伪随机数据队列产生模块 25 5.3.5 调试电路引脚分配 26 5.3.6 调试电路硬件仿真 27 5.4 异步FIFO电路硬件仿真 28 5.4.1 复位功能硬件仿真与测试 29 5.4.2 写操作功能硬件仿真与测试 30 5.4.3 读操作功能硬件仿真与测试 30 5.4.4 异步FIFO硬件电路整体功能软硬件仿真与测试 31 5.4.5 硬件仿真结果总结 32 结论 33 致谢 34 参考文献 35 附录 36  绪论 1.1 FPGA简介 FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在CPLD、PAL、GAL等可编程器件的基础上进一步发展的产物。或硬件描述语言，简单的，快速的至 FPGA 上进行，是现代 IC主流。作为一种半定制电路而出现专用集成电路（ASIC）领域中，既克服了可编程器件门电路数有限的缺点，又了定制电路的不足。 1.2 异步FIFO简介 在现代集成电路芯片中，设计规模不断扩大，一个系统中往往包含多个时钟。如何在异步时钟间进行数据传输成为了电路设计中的一个重要问题。异步FIFO（First In First Out）是解决这个问题的一个简单有效的方案。异步FIFO是一种先进先出电路，常用来缓存数据和容纳异步信号间的周期和相位差异，使用异步FIFO可以在两个不同的时钟系统之间进行快速准确的实时数据传输。异步FIFO在网络接口、数据采集和图像处理等方面得到了十分广泛的应用[2]。 异步FIFO用在异步时钟数据接口部分，由于异步时钟间的频率和相位完全独立，数据传输时的丢失率不为零，如何降低数据丢失率，设计一个高速可靠的异步FIFO便成为了一个难点。本课题介绍了一种基于FPGA设计高速可靠的异步FIFO电路的方法。 1.3 国内外研究现状及存在的问题 1.3.1 研究现状 在20世纪80年代早期对FIFO存储器的容量和速度需求都很低，所以那时的FIFO芯片是基于移位寄存器的中规模集成（MSI）器件，由于这种芯片在容量不会太大，所以其速度也不可能很快。新型的FIFO芯片是基于RAM结构的大规模集成（LSI）电路，其内部存储单元使用一个双端口RAM，具有输入和输出两套数据线。由于采用RAM结构，数据从写入到读出的延迟时间将大大缩短。这种芯片能在存储宽度和深度上得到很大的发展。目前，为了更大的提高芯片容量，其内部存储单元使用动态RAM代替静态RAM，并在芯片内部集成刷新电路，通过内部仲裁单元控制器件的读写及自动刷新操作。 随着微电子技术的飞速发展，新一代的FIFO芯片容量越来越大，速度越来越快，体积也越来越小。美国IDT公司已经推出运行速度高达225MHz，电压低至2.5V，可在业内各种配置下实现业内最大数据流量高达9 Mb的FIFO系列。Cypress Semiconductor公司推出具有80位宽的BEAST型的高性能FIFO存储器，它的带宽高达300bps，可以工作在200 MHz频率下；Honeywell公司推出了一种基于SOI的FIFO存储器，它采用专门的抗辐射加固工艺和设计版图，主要用于军事系统和高辐射的空间环境中；FIFO芯片的最新产品是IDT公司推出的多队列FIFO存储器系列，它使用集成的嵌入式FIFO存储器核和