第3章：逻辑门电路.ppt

数字逻辑电路 3.4 MOS逻辑门 3.4.1 MOS非门电路 MOS 逻辑门是在TTL门电路出现之后，所开发出来的一种广泛应用的数字逻辑集成电路器件。由于MOS管制作工艺比双极型三极管简单，且功耗低于TTL逻辑器件，输入高、低电平电压值高于TTL逻辑电路，噪声容限电压较大，抗干扰能力优于TTL逻辑器件，制造费用较低。所以几乎所有的超大规模集成存储器件、PLD逻辑器件都是采用MOS工艺制作。 MOS逻辑门结构：CMOS、NMOS、PMOS 3种 特点：CMOS结构的功耗最低，用于许多大规模集成芯片。 CMOS逻辑器件型号：（早期）4000系列和4000B系列； （现在）74HC系列，及与TTL兼容的74HCT系列。 本节讲解：CMOS反相器。 CMOS的其他逻辑器件：与非门、或非门、异或门、传输门和BiCMOS门电路逻辑器件。 内容提要 数字逻辑电路 3.4 MOS逻辑门 3.4.1 MOS非门电路 1. MOS逻辑非门电路 2. 电路的结构特点 CMOS电路：P沟道和N沟道的两只MOS管串联，而两管的栅极并联作为门电路的输入端，串联点作为门电路的输出。两种沟道场效应管的开启电压相反，同一输入时总有一个导通，一个截止；（Complement Symmetery Metel Oxide Semiconductor），简称CMOS门电路。作为电路负载的是P沟道MOS管，作为电路工作管的是N沟道MOS管。电源电压VDD≥[VTN+︳VTP︱]，即大于或等于两个管子的开启电压绝对值之和 。 数字逻辑电路 3.4 MOS逻辑门 3.4.1 MOS非门电路 NMOS逻辑非门电路，N沟道的两只MOS管串联，而两管的栅极一个接于电源的正极端，一个作为门电路的输入端，串联点作为门电路的输出。T2 MOS管作为电路的负载，作为电路的工作管是T1 MOS管。电源电压VDD≥2VTN，由于图3.4.1(b) T2 MOS管栅极接电源的最高电位端，所以T2 MOS管处于导通工作状态 。 PMOS逻辑非门电路，P沟道的两只MOS管串联，而两管的栅极一个接电源的负极端，一个作为门电路的输入端，串联点作为门电路的输出。作为电路负载的是 T2 MOS管，作为电路工作管的是T1 MOS管。电源电压 -VDD≤ -2VTN，T2 MOS管栅极接电源的最低电位端，所以T2 MOS管处于导通工作状态 。 2. 电路的结构特点 数字逻辑电路 3.4 MOS逻辑门 3.4.1 MOS非门电路 3 . 工作原理 输入信号Vi处于逻辑0，电压值接近于0V；输入信号Vi处于逻辑1，电压值接近于VDD。假设作为电路负载的是P沟道MOS管，作为电路工作管的是N沟道MOS管，由于电路具有互补对称的特点，这种假设也可以是互换的 。 当输入信号Vi等于VDD高电平时，T1管导通，T2管截止。此时的工作点，在T1管的输出特性叠加上T2管的输出特性上，即将P沟道管的输出特性作一定的旋转倒置，即将IDS改为ISD,VDS改为VSD，原来的特性曲线作垂直翻转后，再水平翻转，如图所示。可以看出，由于T2管截止，故电路的工作电流很小，此时输出电压很小，约为0V 。 数字逻辑电路 3.4 MOS逻辑门 3.4.1 MOS非门电路 当Vi等于0时，T1管截止，T2管导通，此时的工作点，在T1管的输出特性基础上叠加上T2管的输出特性，如图所示。可以看出，与高电平输入的情况一样，电路的工作电流很小，此时输出电压为高电平，约等于VDD 。 电路的逻辑关系为非逻辑关系，即L= 数字逻辑电路 3.4 MOS逻辑门 3.4.1 MOS非门电路 4. CMOS非门电路的电压传输特性 电压传输特性可以分成5段，即AB段、BC段、CD段、DE段、EF段。 数字逻辑电路 3.4 MOS逻辑门 3.4.1 MOS非门电路 4. CMOS非门电路的电压传输特性 （1）AB段，输入电压低于N沟道MOS管的开启电压+2V（假定两管的开启电压为±2V）时，T1管截止，T2管导通。此时的输出电压为高电平。根据上述工作原理的分析，高电平输出电压应接近于电源电压10V。所以AB段为一水平线。 (2) BC段，输入电压高于N沟道MOS管的开启电压（+2V），而小于VDD/2，（+5V），管T1开始由截止向导通过渡（工作在饱和区），管T2（P沟道MOS管）仍处于导通状态（工作在可变电阻区）。而随着输入信号电压的升高，管T1也随之由工作在饱和区向工作在可变电阻区过渡。因此该段特性曲线为非线性段。 （3）CD段，当输入电压等于VDD/2，（+5V），管T1导通（工作在饱和区向可变电阻区过渡），管