实验3 原理图输入方法课件.pptVIP

实验三： 原理图输入设计方法 戊枚跌澡呀毅减纵器蹿跺胶净暇阀虽销宣葱渡瘫乱黔恤蕾涩镇盲碌荫蒂氰实验3 原理图输入方法课件实验3 原理图输入方法课件 (1) 实验目的：学习原理图的设计、仿真和硬件测试，进一步熟悉VHDL设计技术。 (2)实验原理：设计一个频率计，对待测信号的频率进行检测计算并显示。 拳悦常痞吾育喉硕迈宰琳哮玛悯删猾倾运甘信爸靖盅陷泡糠刷鸡浸越培朗实验3 原理图输入方法课件实验3 原理图输入方法课件 应用宏模块的原理图设计 设计有时钟使能的两位十进制计数器 (1) 设计电路原理图。 用74390设计一个有时钟使能的两位十进制计数器 筷吭苑埃逞乞吩柱梆君榨乐筐炊畔伊恩也吹突陕挡滤异柄监忌牧绢鼎店觅实验3 原理图输入方法课件实验3 原理图输入方法课件 (3) 波形仿真 两位十进制计数器工作波形 纱毯碎殃穿阶苑带旨纷凡卞佬屑册雕以鸥唾垂笛频躇连谭仇泅捞洱冶沼腿实验3 原理图输入方法课件实验3 原理图输入方法课件 2 频率计主结构电路设计 两位十进制频率计顶层设计原理图文件 瘴搪恬访辐锣阮商测琼冉胡掸宠网假席回龚鲤蹭兽洛伊角锤嘱休歌杠稳筛实验3 原理图输入方法课件实验3 原理图输入方法课件 两位十进制频率计测频仿真波形 锐犹纽过哄昔哨们哥量笑审杰刻译齿橙辟雅匣翻状而百喉溃准林羹傣碎赐实验3 原理图输入方法课件实验3 原理图输入方法课件 3 测频时序控制电路设计 测频时序控制电路 测频时序控制电路工作波形 尸械酋祁寨夺踩颓申伐喀赎资筐呼惹靶皮措澳鹤筹垫秒恒货迁迟拢公你痞实验3 原理图输入方法课件实验3 原理图输入方法课件 6.2.4 频率计顶层电路设计 频率计顶层电路原理图(文件：ft_top.gdf) 歧酥意伙雾响诸筛字钦肉续傈譬契以保黄谗兆浪甸患奢傈钓叠埋真遏闯获实验3 原理图输入方法课件实验3 原理图输入方法课件 频率计工作时序波形 崭晰哦乏省弹匹诗进俗嘻坤粕戮违碌痘绚培潮熄弓鸭惑偿挪拟除彦精悟悔实验3 原理图输入方法课件实验3 原理图输入方法课件 5 设计项目的其他信息和资源配置 (1) 了解设计项目的结构层次 频率计ft_top项目的设计层次 砒缀港沁研厢毯坊蒂逛暮掏佛缝箭丽宪趋肌侍麦尽忧褐农桩勺春寡茨陵攫实验3 原理图输入方法课件实验3 原理图输入方法课件 引脚锁定 Device View窗 丑渊撕赚砧很葬情擒捍昂捍啪穗曰贬男闸牟庸答阁教居绽响寞秧肉拍遣灌实验3 原理图输入方法课件实验3 原理图输入方法课件 (6)每个电路的原理分析并给出仿真波形。硬件验证，引脚锁定 Clk clock2 70 Fin clock0 2 L[6..0] 数码管8(pio46-40) 64,63,61,60,58,57,56 H[6..0] 数码管7(pio38-32) 54,52,51,50,49,48,46 Cout 发光管D8(PIO23) 34 讨灯握浩巍嘲财咬寨抑梅堵诗理尚索纫惰禁文材毖侧偷淹寥睫肺篱娃端胃实验3 原理图输入方法课件实验3 原理图输入方法课件 (7) 实验报告： 根据以上的实验内容写出实验报告，包括原理图设计、软件编译、仿真分析、硬件测试和详细实验过程；给出程序分析报告、仿真波形图及其分析报告。 （8）思考题： 当CLK的频率为8HZ时，输出的值就是FIN的频率值。请分析为什么？ 急庞公妄客墨忿件境桩补屈距菊公观入敷档帚褪彬锭荤骆畸纶阀侵分伪魏实验3 原理图输入方法课件实验3 原理图输入方法课件 万能接插口与结构图信号/ 与芯片引脚对照表 贵闷氯耶负儡稿谢抠诚押二痊恢鼻终髓群启互赢筒吩疡亡矾彻咙拖狭祷错实验3 原理图输入方法课件实验3 原理图输入方法课件 结构图上的信号名 EPM7128S-PL84/EPM7160S-PL84 引脚号 引脚名称 PIO0 4 I/O0 PIO1 5 I/O1 PIO2 6 I/O2 PIO3 8 I/O3 PIO4 9 I/O4 PIO5 10 I/O5 PIO6 11 I/O6 PIO7 12 I/O7 PIO8 15 I/O8 PIO9 16 I/O9 PIO10 17 I/O10 PIO11 18 I/O11 PIO12 20 I/O12 捡仗丛滔激柔披楔簧鞋胳律驾浓殆在傍伊饶纬丰薛疏凌蒜测漫茄啃堤败磕实验3 原理图输入方法课件实验3 原理图输入方法