CMOS逻辑门电路的系列.PPT

高电平和低电平的含义 3.2　分立元件的开关特性 三、DTL与非门电路 （1）Vi＜2V,TN截止,TP导通; VO≈VDD=10V。 （2）Vi＞8V,TP截止,TN导通; VO=0V。 （3）Vi=5V,两管都导通；VO=(VDD/2)=5V。 3、输出逻辑表达式 ①输出Y为高电平 为保证输出高电平VOH ≥ VOH(min) ， 性能比较见教材P106 （1）基本的CMOS——4000系列。 （2）高速的CMOS——HC系列。 （3）与TTL兼容的高速CMOS——HCT系列。 （4）改进的高速CMOS——AHC和AHCT系列。 作业：3.2； 3.3； 3.7(a)、(c)； 3.9；3.12思考：3.1；3.4；3.7(b)、(d)；3.8; 3.10 4、输入端噪声容限——反映抗干扰能力 高电平噪声容限: VNH＝VOH（min）-VON＝2.4V-2V＝0.4V 低电平噪声容限: VNL＝VOFF -VOL（max）＝0.8V-0.4V＝0.4V 3、OC 门的使用 （2）对于或非门及或门，多余输入端应接低电平。 比如直接接地；也可以与有用的输入端并联使用。 3．一端消去或加上小圆圈，同时将相应变量取反，其逻辑关系不变。 输出特性 uO 1 + VCC + 5 V uI + - + - iO uO / V iO /mA 0 10 20 30 -10 -20 -30 1 2 3 在输出为低电平条件下，带灌电流负载能力 IOL 可达 16 mA 0.3V 受功耗限制，带拉电流负载能力 IOH 可一般为 - 400 ?A 3.6V 注意： 输出短路电流 IOS 可达 - 33 mA，将造成器件过热烧毁 ，故门电路输出端不能接地！！！ 5、带负载能力 输入短路电流 IIS 输入特性 (1) 输入伏安特性： 1 iI +VCC +5 V uI + - uo T1 iI uI + - be2 be4 +VCC +5 V R1 4k? I V / u I mA / i 0 1 2 -1 IS I IL I UIL UIH IH I 低电平输入电流 IIL 高电平输入电流或输入端漏电流 IIH 5、带负载能力 RPRb1时， vI∝RP。 6、输入端负载特性 RP增大时： vI vB1嵌位在2.1V， 此时vI不会再随RP增大而增大。输出低电平。 RP较小时： vI∝RP ，vIVON=0.8V， 输出高电平。 RP ? ?vI?=VTH=1.4V时, 计算临界电阻值： 即：当RP≤0.5k?时，可以认为输入为“0”； 当RP≥2k?时，可以认为输入为“1”。 以上分析说明： 悬空的输入端相当于接高电平。 “1”,“0”？ 例：判断如图TTL电路输出为何状态？ Y0=0 10kΩ Y0 10Ω Y1 ≥1 10Ω Y2 Y1=1 Y2=0 1 1 1 0 1 0 例：判断如图TTL电路输出为何状态？ Y1=0 10kΩ Y1 VCC 1 7、门间限流电阻的确定 Rp 1 1 Rp G1 G2 为了保证驱动门G1输出的高、低电平能正确地传输到负载门G2的输入端，门间限流电阻R不能太大。 ①当vO1=VOH 时， vO1 vI2 IIH vI2=VOH - IIH ·RP ≥VIH（min) （1） …… ②当vO1=VOL 时， vI2=VOL + IIL ·RP ≤VIL（max) （2） …… vO1 vI2 IIL 由(1)、(2)式可确定门间限流电阻RP的数值。 通常，RP≤1kΩ。 1 G1 1 G2 =VOH =VOL 应有 vI2≥VIH（min) ， 应有 vI2≤VIL（max)， 多发射 极结构 二、其他类型TTL门电路 TTL与非门 实现 与逻辑 TTL或非门 TTL或非门 TTL与或非门 Y=0 1、OC 门 需要线与时，用OC 门。 线与 电流大 损坏T4 T3 T4 G1 +VCC 导通 导通 截止 截止 1 0 T3 T4 G2 +VCC IIL 1）结构 推拉式输出的门电路不能并联。 2）逻辑符号 （以OC与非门为例） 三、 集电极开路输出的门电路（OC门） T1 T2 T4 Y +VCC A B 使用OC门时，应外接上拉电阻RL和电源VCC’。 RL的计算方法同OD门外接电阻。 不同在于：多个TTL与非负载门输入端并联的情况下，低电平输入电流IIL的数目m’ =负载门个数（≠输入端的数目）。 通常在1?2k?之间。 VCC’的数值根据VOH的需要选定； 实现“线与”功能 （见教材P133例题3.5