EDA时钟设计概要.doc

课 程 设 计 任 务 书 （2012 ~2013 第三学期） 设 计 题 目： EDA与数字系统课程设计 学 院 名 称： 电气与自动化工程学院 专 业（班 级）： 姓 名（学 号）： 起 讫 日 期： 指 导 教 师： 系（教研室）负责人： 下发任务书日期 2013 年 7月 1日 多功能数字钟设计 摘要：利用MAX+PLUS II软件采用模块化设计方法设计一个数字钟。通过原理图输入进行设计，取代VHDL语言设计。软件仿真调试成功后编译下载至可编程实验系统SmartSOPC中进行硬件测试。实现并充分领略硬件设计软件化的精髓。 关键字：软件; 数字钟; 模块化; VHDL; MAX+PLUS II; Abstract:Using the MAX+PLUS II software design a digital bell with the blocking method.The design takes theory drawing instead of VHDL language.After emluating and debuging successfully,translate and edit the code.Then,download the result to the programmable SmartSOPC system and test it in hardware.Realizing the soul of designing hardware by software. Keywords:software; digital bell; blocking method; VHDL; MAX+PLUS II; 目 录 一、练习实验…………………………………………3 二、设计内容介绍………………………………………7 三、设计要求……………………………………………7 四、方案论证（整体电路设计原理）……………………9 五、外围子模块路……………………………………11 5.1 显示电路……………………………………11 5.2清零电路……………………………………12 5.3校分电路……………………………………12 5.4 校时电路……………………………………12 5.5整点报时电路………………………………13 5.6闹钟定时电路 ……………………………13 5.7闹钟报时电路 ………………………………13 5.8 闹钟关闭原理电路…………………………13 5.9电路总图 …………………………………14 六、实验中遇到问题及解决方法……………………14 七、实验心得…………………………………………15 八、参考文献…………………………………………15 九、合肥工业大学课程设计任务书………………16 十、课程设计审阅/答辩成绩评定书………………17 实验一、使用与门电路 实验二、3-8译码器 实验三、用74161实现十进制加法计数器 实验四、六十进制加法计数器 实验五、例1-4-1设计一个电路，使八个数码管依次显示0、1、2、3、4、……E、F。 实验六、1-4-2设计一个电路。使两个数码管显示1~12的十二进制计数，两个数码管显示0~59的六十进制计数。 二、设计内容 设计一个多功能数字钟，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有清零、快速校时、快速校分、整点报时等功能。 我们设计的电路在具有基本功能的基础上，增加了下列功能：整点报时、闹钟设置、闹钟音响。 设计要求 3.0 基本要求 1、能进行正常的时、分、秒计时功能； 2、分别由六个数码管显示时分秒的计时； 3、K1是系统的校分开关（K1=0正常工作，K1=1时可以快速校分）； 4、K2是系统的校时开关（K2=0正常工作，K2=1时可以快速校时）； 5、K3是系统的时钟与定时的切换开关（K1=0时钟正常工作，K1=1定时）； 6、K4是系统的小时定时开关（K4=0不定时，K4=1对小时定时）； 7、K5是系统的分钟定时开关（K5=0不定时，K5=1对分钟定时）； 8、K6是系统的控制闹铃开关（K6=0不定闹钟，K6=1定闹钟）； 9、K9·K10是系统的3-8译码开关（正常工作时K9=K10=0）； 10、RESET是系统的清零开关（RESET=0 系统对时、分快速清零，RESET= 1系统正常工作）；