第二章-版图设计规则课件.ppt

IC工艺和版图设计 第二章 版图设计规则 参考文献 本章主要内容 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 版图层次定义 本章主要内容 版图设计规则 版图设计规则 版图设计规则 版图设计规则 版图设计规则 版图设计规则 版图设计规则 版图设计规则 版图设计规则 版图设计规则 版图设计规则 版图设计规则 版图设计规则 版图设计规则 版图设计规则 版图设计规则 版图设计规则 版图设计规则 版图设计规则 版图设计规则 版图设计规则 本章重点内容 通孔 金属 CON P+/N+ P+/N+扩散区 接触孔 金属层(Metal) 通孔（VIA） 通孔VIA 层间介质充当各层金属以及第一层金属与硅之间的介质材料。层间介质上有许多小的通孔，这些层间介质为相邻的金属层之间提供了电学通道。通孔中常用导电金属（比如钨）来填充，形成金属层间的电学通路。 版图层次定义 版图设计规则 简单反相器版图 Layout 设计规则 CSMC 0.5um Double Poly Triple Metal Mixed Signal Technology Topological Design Rule Process information Process Name: 6S05DPTM(T)—SDXXXX (have P-plug photo layer) 6S05DPTM(T)—ADXXXX (not have P-plug photo layer) Technology: 0.5um Number of Poly Layers: 2 Number of Metal Layers: 3 Process Description: Generic 0.5um Si Gate CMOS Twin Well Double Poly Triple Metal Mixed Signal Process Poly Gate Type: Polycide Gate (Poly1) Voltage Type: 3~5V NWELL NWELL a b c d e f g c h 有源区（TO） 有源区（TO） C.2 C.1 a a C.4 C.3 C.2 C.1 b.2 b.1 Poly1 Poly1 e e f g b d b c g b a Poly2阻挡层 d c g a b f e Poly2 c i g/h b a e d P+扩散区 N+扩散区 使用TO和P+的反版，两层光刻胶开出N+有源窗口 P+扩散区 e d c b a f 接触孔 Contact b c f a i d i e e a j 有源区 LOCOS生长场氧时，氧化层会向四周做侵蚀，称为氧化物侵蚀，侵蚀形成的氧化层形状称为鸟嘴，这种侵蚀会影响MOSFET的沟道宽度。所以实际制造出来的器件的沟道长度会比版图所画的沟道长度小。现代工艺中0.25um以下特征尺寸的工艺一般不使用LOCOS做隔离，而是使用浅槽隔离（STI）。 多晶硅2阻挡层 多晶硅2 多晶硅1 有源区 Nwell N阱 有源区（薄氧区） 多晶硅1（Poly1）. 多晶硅2（Poly2） 多晶硅2掺杂阻挡层 Poly Poly1作用： 1.Poly1最主要的作用是用于制造MOSFET的栅。 2.Poly１还经常和Poly２一起制造PIP电容（多晶硅１－绝缘层－Poly２）。 3.Poly电