FPGA的ROM设计.docVIP

FPGA的ROM设计 班级： 电测控81 姓名： 马雪松 学号：摘 要 FPGA—Field Programmable Gates Array，即现场可编程门阵列。其内部硬件连接关系的描述可以存放在磁盘、ROM、PROM或EPROM中，因而在可编程门阵列芯片及外围电路保持不动的情况下，换一个EPROM芯片，或者重新烧写一次就能实现一个新的功能。ROM在声音检测设备、信号发生器、高速数据采集等系统中存储系统经常使用的程序和数据的部分,其性能的好坏关系着系统运行的速度、效率和可靠性。例如:在高速数据采集系统中,要求存储器存取速度可达百兆频率以上。ROM的初始化和通过quartus实现ROM。 FPGA介绍。 1、FPGA概念 FPGA—Field Programmable Gates Array，即现场可编程门阵列。 它们是在GAL、PAL等逻辑器件的基础之上发展起来的，同以往的GAL、PAL等想比较，FPGA的规模比较大，适合于时序、组合等逻辑电路应用场合，它可以替代几十甚至上万块通用IC芯片。这样的FPGA实际上就是一个子系统，这种芯片具有可编程和实现方案容易改动的特点。由于其内部硬件连接关系的描述可以存放在磁盘、ROM、PROM或EPROM中，因而在可编程门阵列芯片及外围电路保持不动的情况下，换一个EPROM芯片，或者重新烧写一次就能实现一个新的功能。 2、配制方法 3、FPGA功能实现 1）、各种复杂的时序数字电路和组合数字电路； 2）、各种存储器，包括FIFO、ROM、RAM和双口RAM等； 3）、数字FIR、DFT及FFT等复杂的数字信号处理算法； 4）、图象压缩处理等； 5）、直接数字频率合成器（DDS），时钟和输出频率可调，并可实现各种频率调制和相位调制； 6）、数字锁相环（PLL）； 7）、各种复杂的控制器（CPU）； 8）、各种电平接口，如LVDS等。 4、FPGA电路设计流程 通常可将FPGA/CPLD的设计流程归纳为以下7个步骤： 第一步：设计输入。在传统设计中，设计人员是应用传统的原理图输入方法开始设计的。到了90年代初期，Verilog、VHDL、AHDL等硬件描述语言的输入方法也得到了广大工程设计人员的认可。 第二步：前仿真。所设计的电路必须在布局布线前验证，目的是在仿真时，验证电路功能是否有效。 第三步：设计输入编译。设计输入之后就有一个从高层次系统行为设计向低层次门级逻辑电路的转化翻译过程。 第四步：设计输入优化。对于上述综合生成的网表，根据布尔方程功能等效的原则，用更小更快的综合结果替代一些复杂的单元，并与指定的库映射生成新的网表。 第五步：布局布线。当初步的仿真被验证后，就开始布局布线，分配管脚。 第六步：后仿真。设计人员需要利用在布局布线中获得的更精确的ＲＣ参数再次验证电路的功能和时序。 第七步：流片或烧写存储器。在布局步线和后仿真完成之后，当需要大批量生产该芯片时，就可以开始芯片的投产。单片或实验板直接烧写存储器就可以。 　　当设计的电路烧写进入存储器后，系统电路板再次上电后，设计的电路就自动从存储器里装载进入FPGA内，并实现设计人员所设计的功能。 ROM ROM是（Read-Only Memory）的简称，是一种只能读出事先所存数据的固态半导体存储器。其特性是一旦储存资料就无法再将之改变或删除。通常用在不需经常变更资料的电子或电脑系统中，资料并且不会因为电源关闭而消失。ROM在声音检测设备、信号发生器、高速数据采集等系统中存储系统经常使用的程序和数据的部分,其性能的好坏关系着系统运行的速度、效率和可靠性。例如:在高速数据采集系统中,要求存储器存取速度可达百兆频率以上。 ROM的初始化 ROM的初始化可以用两种发法来实现。 一种方法是将.mif文件的内容编辑到一个新建的文本文件中去，将文本后缀.txt改为.mif，转换其格式。 另一种方法则使用quartus来建立一个.mif文件。方法截图如下： 打开quartus，在工具栏界面file-new弹出如下界面框，选择.mif文档。 选择ROM的宽度和位数 编辑.mif的内容并保存 通过quartus软件的ROM实现。 在quartus工具界面的tools中选择MegaWizard Plug-In Manager: 选择“Creat a new” 列表中选择ROM和.v文件的保存路径 ROM的宽和字数应与.mif文件相一致 添加已经编辑好的mif文件： 将ROM的输出文件.v和mif文件添加到所建的项目中： 通过仿真波形与mif文件内容及ROM的原理波形比较，可见ROM被成功实现 参考文献 李素梅.基于FPGA的ROM设计问题[A]. 安徽商贸职业技术学院电子信息工程系.2010