中值滤波的算法及其FPGA实现.docVIP

版权归EDACN论坛 Kindfree所有，请勿转载！ 中值滤波的算法及其FPGA实现 － 中值滤波的算法思想 中值滤波属于非线性空间滤波。 用中值滤波去除图像中的椒盐噪声，效果显著。 其算法如下：（以3×3模板为例） 步骤1 以某一像素点为中心点，将其周围邻域内的8个像素点及其本身取出，如图所示： 步骤2 将取出的9个像素数据按大小进行排序，排在中间位置的像素数据就是待处理的中心象素点所对应的进行中值滤波处理后的像素数据。 二 FPGA实现 总体框架： 使用FPGA实现中值滤波同样分为两步。 步骤1 同时获取待处理点周围邻域的8点及其本身在内的九个像素点。 由于硬件中图像数据是以数据流的方式传输，一个时钟周期传输一个像素数据。如何实现在同一个时钟周期内同时获取到9个像素点，是关键问题。通常采用行缓冲的方式来实现。比如，要获得的9个像素数据分别在相邻的3行内，可以用两个行缓冲器（fifo）先分别存储前两行，等到第三行数据到来时，再同时从第三行及前两个缓冲行内读取数据。这样就保证了每行内的三点数据是同时获取的。然后再分别对获取到的各行内的三点数据进行分级寄存，在恰当的延时之后，便可将各行三点数据同时取出。结构图如下所示： 行延时的目的是将三行数据在时间上对齐，使能对三行数据同时获取； 列延时的目的是将从各行获取的像素数据进行列对齐之后，再输出； 注意：对fifo进行读取控制时，先是对齐进行写入，写满之后，在下一个有效行到来之前的一个周期对其进行读取；下一周期到来时，开始写入，此时，读、写同时进行。这样做是为了避免向被写满了的fifo中继续写入数据。 步骤2 对上步获得的9点像素值进行排序，选出中间位置的数据输出。输出结果即为待滤波的像素点进行中值滤波处理后的结果。 排序的工作主要是通过数值比较器来完成的。方法如下： 总共进行19次比较。为了保持数据的同步性（让同一个模板的9个数据时序对齐），比较器用同步电路完成，在同一个时钟周期内，没有参与比较的数据通过延时后，再与参与比较的数据同时进入下一时钟周期。上图所对应的电路模块如下图所示： 需要注意的问题：由于中值滤波要选取3×3的模板才能完成一个像素点的运算，对于一幅图像中的上、下、左、右最外面一圈像素，无法生成3×3的模板。真正能够处理的像素点是从第二行第二列的像素点开始的，如下图黄色区域覆盖的像素才是能够用中值滤波处理的像素点。 对于未覆盖的部分，有几种处理的方法： （1）对原始图像的边缘进行延拓，比如一幅512×512的图像，可以先拓展成514×514的图像，然后再进行中值滤波处理。拓展的方法也有几种，比如周期延拓，对称延拓，或直接用0来填充拓展的区域。这种方法比较适合用软件来实现。 （2）对图像边界处的图像数据进行保留，不加处理。 （3）将图像边界处的图像数据一律置0。 其中2，3比较适合硬件实现。这就要求要对图像数据进行行列计数。当待处理的像素数据处于第1行、第512行、第1列或第512列时，不进行中值处理，而直接将其输出，或置0。