运用级间并联电感的级联cmos低噪声放大器的优化设计 optimize cascade cmos low noise amplifier using inter-stage inductor.pdfVIP

第12卷第5期 电路与系统学报 V01．12No．5 JOURNALoF AND 2007年10月 CIRCUlTSSYSTEMS October，2007 文章编号：l007．0“9(2007)05—0088．04 运用级问并联电感的级联CMOS低噪声放大器的优化设计+ 李霖， 楼东武 (浙江大学信息与电子工程学系．浙江杭州310027) 摘要，本文介绍了一种运用级间并联电感优化cM0s低噪声放大器的设计方法。传统的级联低噪卢放大器可以从 两级级联放大器的角度出发，视为共源级和共栅级的级联，由于共栅极的极好的隔离性，两级放大器可咀分别设计。 理论分析表明：在共源极和共栅极间引入级间匹配删络，即并联一个电感加强两横间的耦台，可以有效的改善低噪放 的功率增益和噪声性能。文章最后用一个工作于5GHz的低噪放的设计实例，验证了理论分析的正确性。 关键调t低噪放：级联；级问电感；功率增益；噪声 中田分类号·n4722．3文献标识码tA 1 前言 射频集成电路(R兀C)前端成为可能。低噪声放大器，简称低噪放，是RFTC接收系统的第一级(直 接与天线相连)。低噪放的设计必须兼顾许多因素，如噪声系数、稳定性、增益、线性度等。但由于低 噪放的主要作用在于降低整个系统的噪声性能，因此设计低噪放中的最大挑战是， 如何在兼顾其它性能的前提下，尽可能的提高低噪放的噪声性能。 低噪放设计中普遍采用的结构是共源共栅级联结构，如图1。该结构由两个 MOSFET，Ml和M2组成。M1和M2以共源共栅形式连接。在输入极Ml的源极， 接电感L，形成源极负反馈。而M1的栅极接另一电感Lg，做匹配用。源极负反馈 使得该结构的输入阻抗： 圈1共源共栅 (1) z。=，缸t+L)+1口甜p+嘶t*坼工I(谐振时) 级联结构 这种结构使用等效电阻嘶Ls实现与输入端的匹配而无须引入实际电阻，因而减少了额外的热噪 声。许多文献如【l一4】，对这种结构的噪声性能进行了详细分析，也有大量基于该结构的实验室芯片如 【1，41出现。本文从两级放大器级联的角度出发，对上述结构提出了～种新的改进方法，即将普遍采用 的共源共栅结构看作两个相互独立的级联的放大器，在共源共栅之间引入级问匹配网络，可以在提高 低噪声放大器增益的同时降低了噪声系数。文章结构安排如下：第二节推导级间匹配电路的具体实现 方法和加入级间匹配电路后对低噪放性能的影响；第三节给出了一个5GHzcMOs级联低噪声放大器 的设计实例，说明在引入级问匹配网络后，uqA噪声和增益性能的都得到了明显的改善。 2 理论分析 由于共栅极良好的隔离性，可以把传统的共源共栅源极负反馈低噪声 放大器，看作共源级放大器和共栅级放大级的级联，两级放大器分别单独 分析设计如图2，其中GPl，Gk分别为第一级和第二级的功率增益，^， 易分别为第一级和第二级的噪声系数。依据这种方法： 则整个系统的功率增益 图2低噪声放大器两 G，=研．GM (2) 级级联系统图 则整个系统的噪声系数 ‘赣藕日■·2004-∞·30●订日一：2004—髓一lo 万方数据 第5期 李霖等：运用缎问并联电感的级联cMOs低噪声放大器的优化设计 ：．-共源极 U I U l：I }：： l蹬：：U口]j 共源极的输出阻抗 乙。=，嘞ol