基于51单片机和CPLD技术数字频率计的设计.doc

基于51单片机和CPLD技术数字频率计 课题设计方案 自动化09-9班 李雄、张杰、马勇 1 绪论 测量频率是电子测量技术中最常见的测量之一。不少物理量的测量, 如时间、速度等都涉及到或本身可转化为频率的测量。目前, 市场上有各种多功能、高精度、高频率的数字频率计, 但价格不菲。而在实际工程中, 并不是对所有信号的频率测量都要求达到非常高的精度。 本系统以单片机AT89C51为核心，采用自上向下的设计方法,设计了基于复杂可编程逻辑器件的数字频率计以AT89C51单片机作为系统的主控部件完成电路的测试信号控制、数据运算处理、键盘扫描和控制数码管显示用VHDL语言编程由CPLD(Complex Programmable Logic Device)完成各种时序控制及计数功能该系统具有结构紧凑、可靠性高、测频范围宽和精度高等特点） fx/Nx=fs/Ns 由此推得：fx=fs*Nx/Ns 图2.1 等精度测频法原理框图 若所测频率值为fx，其真实值为fxe，标准频率为fs，一次测量中，由于fx计数的起停时间都是该信号的上跳沿触发的，因此在Tpr时间内对fx的计数Nx无误差，在此时间内的计数Ns最多相差一个脉冲，即fx/Nx=fs/Ns，则下式成立： fxe/Nx=fs/Ns+△et 可分别推得 fx=fs*Nx/Ns fxe=fs*Nx/Ns+△et 根据相对误差的公式有：△fxe/fxe=fxe-fx/fxe 经整理可得到：△fxe/fxe=△et/Ns 因△et≤1，故△fxe/fxe≤1/Ns Ns=Tpr*fs 根据以上分析，我们可知等精度测频法具有三个特点：1，相对测量误差与被测频率的高低无关；2，增大Tpr或fs可以增大Ns，减少测量误差，提高测量精度；3，测量精度与预置门宽度和标准频率有关，与被测信号的频率无关，在预置门和常规测频闸门时间相同而被测信号频率不同的情况下，等精度测量法的测量精度不变； 经过综合考虑，结合设计需求，选用第④种方案，即用等精度测频法来实现本设计频率测量。 3 系统总体设计方案 3.1 系统整体结构 电路系统原理框图如图3.1所示，其中单片机完成整个测量电路的测试控制、数据处理和显示输出；CPLD完成各种测试功能；键盘控制命令通过一片74LSl65并入串出移位寄存器读入单片机，实现测频、测脉宽及测占空比等功能，单片机从CPLD读回计数数据并进行运算，向显示电路输出测量结果；显示器电路采用七段LED动态显示，由8个芯片74LSl64分别驱动数码管。 系统总体设计本系统的硬件电路包括键盘控制模块、显示模块、输入信号整形模块以及单片机主控和CPLD模块。键控制模块设置5个功能键和3个时间选择键，键值读入采用一片74LSl65来完成，显示模块用8只74LSl64完成LED的串行显示。 系统由一片CPLD完成各种测试功能，对标准频率和被测信号进行计数。单片机对整个测试系统进行控制，包括对键盘信号的读入与处理；对CPLD测量过程的控制、测量结果数据的处理；最后将测量结果送LED显示输出。被测信号整形电路主要对被测信号进行限幅、放大、再经施密特触发器整形后送入CPLD。用50MHz的有源晶振作为CPLD的测试标准频率，单片机由外接12MHz标准晶振提供时钟电路。 图3.1 系统原理框图 3.2 显示电路 系统硬件电路中，单片机MCU与FPGA进行数据交换占用了P0口、P1口和P3口，因此数据显示电路的设计采用静态显示的方式，显示电路由8个共阳极七段数码管和8片1位串入8位并出的74LS164芯片组成。 图3.2显示电路图 这种显示方式不仅占用单片机端口少，而且充分利用了单片机的资源，容易掌握其编码规律，简化了软件编程，在实验过程中，也体现出较高的可靠性。数据显示电路如图4.4所示。 74LS164是一种8位高速串入/并出的移位寄存器,随着时钟信号的高低变化，串行数据通过一个2输入与门同步的送入，使用独立于时钟的主控复位端让寄存器的输出端变为低电平，并且采用肖特基钳位电路以达到高速运行的目的。并且还具有以下的特点：①典型的35MHZ移位频率；②异步主控复位；③门控串行输入；④同步数据传输；⑤采用钳位二极管限制高速的终端；⑥静电放电值大于3500V。 在本系统中，74LS164的连接方式为：74LS164的输出Q0～Q7分别接LED数码管的dp、g、f、e、d、c、b、a，并且Q7连接下一个74LS164的A，B端，时钟CLK连接单片机的TXD端，第一片芯片的AB端连接单片机的RXD端