任务3 VHDL赋值语句课件.ppt

任务3 ;构造体;并行语句;并行语句;Begin End;构造体结构图;信号赋值语句;直接信号赋值语句;例：4 选 1 数据选择器 Architecture a of mux4_1 is Begin x = (a AND NOT(s(1)) AND NOT(s(0))) OR (b AND NOT(s(1)) AND s(0)) OR (c AND s(1) AND NOT(s(0))) OR (d AND s(1) AND s(0)) ; End a;;Y＝ab＋; LIBRARY IEEE; --调用IEEE库 USE IEEE.STD_LOGIC_1164.ALL ENTITY logic IS ――实体说明，定义实体名为logic PORT( a，b，c，d：IN STD_LOGIC； ――输入端口说明 y ：OUT STD_LOGIC)； ――输出端口说明 END logic； ――定义a，b，c，d是输入端口信号，y是输出端口信号 ARCHITECTURE jia OF logic IS SIGNAL e, f： STD_LOGIC ； ――定义e、f是内部信号 BEGIN f ﹤﹦ a AND b; ――以下三条并行语句与顺序无关 y﹤﹦ f OR e； e﹤﹦ c XOR d； END jia；;条件信号赋值语句( When_Else );When_Else语句举例(1);条件信号赋值语句( When_Else );When_Else语句举例(2);选择信号赋值语句(With_Select_When);With_Select_When语句举例（1）;选择信号赋值语句( With_Select_When );With_Select_Then语句举例（2）;构造体结构图;进程语句;进程语句;进程语句; LIBRARY IEEE; --调用IEEE库 USE IEEE.STD_LOGIC_1164.ALL; --调用IEEE库中的STD_LOGIC_1164.ALL程序包 ENTITY nand2 IS --实体说 (PORT a,b: IN STD_LOGIC; --输入端口说明 Y: OUT STD_LOGIC); --输出端口说明 END nand2； ARCHITECTURE nand2_1 OF nand2 IS --结构体1：数据流描述方式 BEGIN y﹤﹦a NAND b; --简单并行信号赋值语句 END nand2_1; ;ARCHITECTURE nand2_2 OF nand2 IS --结构体2：行为描述方式 BEGIN p1:PROCESS(a,b) VARIABLE comb:STD_LOGIC_VECTOR(1 DOWNTO 0); --变量定义 BEGIN comb:= a b; --变量赋值（此处为用并置运算符将a和b连接成一个两位矢量） CASE comb IS --CASE_WHEN多项选择语句 WHEN “00”=y=‘1’; --当ab=00时，y=1 WHEN “01”=y=‘1’; --当ab=01时，y=1 WHEN “10”=y=‘1’; --当ab=10时，y=1 WHEN “11”=y=‘0’; --当ab=11时，y=0 WHEN OTHERS=y=‘X’; --当ab的取值为其他情况时，y的取值不确定 END CASE; END PROCESS p1; END nand2_2;;CONFIGURATION pz OF nand2 IS --配置语句，指明用哪一个结构体 FOR nand2_1 END FOR; END CONFIGURATION;;ENTITY mux21a IS ――实体说明，定义实体名为mux21 PORT（a，b：IN BIT； ――输入端口说明，定义a,b,s为输入端口信号