电子技术课程设计总结报告(DOC13).docVIP

课程设计总结报告 课程名称：数字电子钟的设计。 内容：设计并制作一台数字电子钟，完成设计说明书。 设计内容及要求： 设计内容：要求由所学的数字电子知识以及查阅有关资料设计并制作出一台数字电子钟。而且要完成电路的装配和调试。设计基本框图如下： 数字电子钟的基本框图 要求：1.采用位数码管，显示范围0分00秒——9分59秒。 2.提出至少两种设计实现方案，并优选方案进行设计。 3.详细说明设计方案，并计算组件参数。包括选择的依据和原理，参数确定的根据。 4.提倡有能力的同学在完成上述要求后，提出增强功能的设计方案。 比较和选写设计的系统方案，画出系统框图。 方案一：1.振荡器由555定时器构成。在555定时器的外部接适当的电阻和电容组件构成多谐振荡器，再选择组件参数使其发出标准秒信号。 2.计数器由74LS90集成记数构成。根据74LS90的菜单可以知道它是一个集成的二—五—十进制计数器。对于分记数因为显示范围是0——9所以一块芯片就可以构成。对于秒记数因为显示范围是0——59所以可以用两块并联构成100进制计数器后再强制清零即可。再外设一定的控制电路。 3.译码显示电路由74LS49作为译码驱动器和工阴极七段数码显示管构成。中间设置一定的限流电阻即可。 系统框图如下： 方案一简化的系统框图 方案二：1.振荡器和方案一相同仍由555定时器构成。 2.计数器由74LS90构成。但是在记数方面和方案一不同，方案一是 符合平时记数逻辑，高位记数由低位进位得来。而在这个方案中则不是。 它的分记数、秒十位记数以及秒个位记数分别独立。各个计数器由共同的标准秒振荡器驱动。只是分记数要经过一个60分频的电路，秒十位记数要经过一个10分频的电路。而秒个位则直接接入。整个电路外加一定是设置电路即可。 3.译码显示电路和方案一相同。 电路基本框图如下： 方案二简化系统框图 两方案的比较： 我们从分析电路可以知道两个方案在理论上都是可行的。 在难易程度方面：方案一电路设计简单，所用组件数目少，当然制作就比较简单，而且在后期的调试和维护方面也就相对容易一些。但是在方案改进上就存在困难了，比如要加一个校时电路就会十分复杂会使电路变的麻烦。 方案二相对与方案一就有点复杂，因为它多了两个分频电路，所用组件数目也就多，不用数制作就会相对于方案一复杂一些，那幺在后期的调试和维护方面也就困难一些。但是在改进方案方面就有独特的好处。因为它的各个记数电路相对独立，在操作方面就可以分开处理。比如同样加一个校时电路就会十分方便的实现，只需要在各个计数器电路设置一些简单的控制电路即可。 因为两个电路都是十分简单的电路，所用组件相对于一些大的电路来看就十分的少了，因此在价格方面没有太多的差别，这方面就没有什幺比较的地方了。 在电路可靠性方面：因为方案一比方案二电路简单，根据电路的原则方案一应该是比较可靠的。因为方案二的分记数和秒十位记数经过了分频电路，而秒个位没有经过分频电路，因此在记数上会因为延时的原因使的记数误差增大。 综合上面的比较，而且这次的设计又没有要求设置校时装置，因此选用方案一进行设计，对于方案二可以经过改进后作为增强功能的改进方案进行设计。下面就以方案一进行电路的全部设计。 单元电路的设计、参数的计算和器件的选择。 1.标准秒振荡器的设计 首先我们来看一下标准秒振荡器的核心555定时器的内部结构和工作原理： 555定时器的内部电路结构图 555定时器的工作原理：555定时器的功能主要由上、下两个比较器Ｃ1、Ｃ2的工作状况决定。比较器的参考电压由分压器提供,在电源与地端之间加上ＶＣＣ电压,且控制端ＶＭ悬空,则上比较器Ｃ1的反相端“-”加上的参考电压为2/3ＶＣＣ,下比较器Ｃ2的同相端“+”加上的参考电压为1/3ＶＣＣ。若触发端 Ｓ的输入电压Ｖ2≤1/3ＶＣＣ,下比较器Ｃ2输出为“1”电平,ＳＲ触发器的Ｓ输入端接受“1”信号,可使触发器输出端Ｑ为“1”,从而使整个555电路输出为“1”;若阈值端Ｒ的输入电压Ｖ6≥2/3ＶＣＣ,上比较器Ｃ1输出为“1”电平,ＳＲ触发器的Ｒ输入端接受“1”信号,可使触发器输出端Ｑ为“0”,从而使整个555电路输出为“0”。控制电压端ＶＭ外加电压可改变两个比较器的参考电压,不用时,通常将它通过电