数字电路与逻辑设计习题答案.doc

习题1 1. (1) (2) (3) (4) 2. (1) (2) 3. (1) (2) (3) (4) 4. (1) (2) (3) (4) 5. (1) (2) 6. (1) (2) 1 (3) (4) 7. 略 8.（1） （2） （3） (4) 9. (1) 与运算、或运算、非运算 (2) 代入定理、反演定理、对偶定理 (3) 逻辑真值表、逻辑函数式、 逻辑图、波形图、卡诺图 (4) 与门、或门、非门 10. (1) (2) 11. 解: 12．(1) (2) 13．(1) (2) (3) 14. (1) (2) (3) (4) 习题3 1. 有关 无关 2. 竞争冒险 3. ?低 5. 解： CO=AB+BC+AC 真值表： 电路功能：一位全加器，S是相加的和，CO是进位 6. 7. 8. 9. 第四章习题 1. 若在图4-同步RS触发器电路中的CP、S、R输入端，加入如图所示波形的信号，试画出其和端波形，设初态=0。 图 题1图 解：图4电路为同步RS触发器，分析作图如下： 2.设图4中各触发器的初始状态皆为Q=0，画出在CP脉冲连续作用下个各触发器输出端的波形图。 图4题2图 解： 3. 试写出图4 (a)中各触发器的次态函数（即Q1 n+1 、 Q2 n+1与现态和输入变量之间的函数式），并画出在图437（b）给定信号的作用下Q1、Q2的波形。假定各触发器的初始状态均为Q=0。 图437题3图 解：由图可见： 4.图4（a）、（b）分别示出了触发器和逻辑门构成的脉冲分频电路，CP脉冲如图4（c）所示，设各触发器的初始状态均为0。 （1）试画出图（a）中的Q1、Q2和F的波形。 （2）试画出图（b）中的Q3、Q4和Y的波形。 图4题4图 解：（1） R2 = Q1 低电平有效 （2） CP3= CP 上降沿触发 CP4= CP下降沿触发 5. 电路如图4所示，设各触发器的初始状态均为0。已知CP和A的波形，试分别画出Q1、Q2的波形。 图4题5图 解：由图可见 6. 电路如图4所示，设各触发器的初始状态均为0。已知CP1、CP2的波形如图示，试分别画出Q1、Q2的波形。 图4题6图 解： 1．已知双门锁存器如图5所示，试写出该锁存器的特性方程。 图5 题1图 解：先写出电路特性表。 A B Qn Qn+1 A B Qn Qn+1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 1 1 1 1 1 卡诺图 2．图5（a）所示的为由D锁存器和门电路组成的系统，锁存器和门电路的开关参数如下： 锁存器传输延时tpd（DQ）=15ns， tpd（CQ）=12ns，建立时间tSU=20ns；保持时间tH=0ns。与门的传输延迟时间tpdAND=16ns，或门的传输延迟时间tpdOR=18ns，异或门的传输延迟时间tpdXOR=22ns。 （1）求系统的数据输入建立时间tSusys； （2）系统的时钟及数据输入1的波形如图5（b）所示。假设数据输入2和数据输入3均恒定为0，请画出Q的波形，并标明Q对于时钟及数据输入1的延迟。 （a） （b） 图5 题2图 解：（1）系统的数据输入建立时间tSUsys =或门的传输延迟+异或门的传输延迟+锁存器的建立时间-与门的传输延迟=tpdOR+tpdXOR+ tSU - tpdAND =18ns+22ns+20ns-16 ns =44ns。 （2） 3．由JK触发器