介电常数说明（The dielectric constant shows）.docVIP

介电常数说明（The dielectric constant shows） http: / / / blog / static / 96466020101124111515344 / (介电常数网址) pcb介电常数知识 2010 - 12 - 24 11: 15: 15 | 分类: 電子設計 | 标签: 介电常数 阻抗 电容 谐振 材料 | 字号大 中 小 订阅 1、我们常用的pcb介质是fr4材料的, 相对空气的介电常数是4.2 - 4.7.这个介电常数是会随温度变化的, 在0 - 70度的温度范围内, 其最大变化范围可以达到20%.介电常数的变化会导致线路延时10% 的变化, 温度越高, 延时越大.介电常数还会随信号频率变化, 频率越高介电常数越小.100m以下可以用4.5计算板间电容以及延时. 2、一般的fr4材料的pcb板中内层信号的传输速度为180ps / inch (1inch = 1000mil = 2.54cm).表层一般要视情况而定, 一般介于140与170之间. 3、实际的电容可以简单等效为l、r、c串联, 电容有一个谐振点, 在高频时 (超过这个谐振点) 会呈现感性, 电容的容值和工艺不同则这个谐振点不同, 而且不同厂家生产的也会有很大差异.这个谐振点主要取决于等效串联电感.现在的比如一个100nf的贴片电容等效串联电感大概在0.5nh左右, esr (等效串联电阻) 值为0.1欧, 那么在24m左右时滤波效果最好, 对交流阻抗为0.1欧.而一个1nf的贴片电容等效电感也为 0.5nh (不同容值差异不太大), esr为0.01欧, 会在200m左右有最好的滤波效果.为达好较好的滤波效果, 我们使用不同容值的电容搭配组合.但是, 由于等效串联电感与电 容的作用, 会在24m与200m之间有一个谐振点, 在这个谐振点上有最大阻抗, 比单个电容的阻抗还要大.这是我们不希望得到的结果. (在24m到200m这一段, 小电容呈容性, 大电容已经呈感性.两个电容并联已经相当于lc并联.两个电容的esr值之和为这个lc回路的串阻.lc并联的话如果串阻为0, 那么在谐振点上会有一个无穷大的阻抗, 在这个点上有最差的滤波效果.这个串阻反倒会抑制这种并联谐振现象, 从而降低lc谐振器在谐振点的阻抗).为减轻这个影响, 可以酌情使用esr大些的电容.esr相当于谐振网络里的串阻, 可以降低q值, 从而使频率特性平坦一些.增大esr 会使整体阻抗趋于一致.低于24m的频段和高于200m的频段上, 阻抗会增加, 而在24m与200m频段内, 阻抗会降低.所以也要综合考虑板子开关噪声的频带.国外的一些设计有的板子在大小电容并联的时候在小电容 (680pf) 上串几欧的电阻, 很可能是出于这种考虑. (从上面的参数看, 1nf的电容q值是100nf电容q值的10倍.由于手头没有来自厂商的具体等效串感和esr的值, So the parameters of the above example are based on what youve seen before. But the deviation should not be too great. The data of the previous multiple saw is the resonant frequency of 1nF ceramic capacitors and 100nF were 100M and 10M, considering the chip capacitor L is much smaller, but did not find a reliable value for speaking convenient calculated according to 0.5nH. If you have specific and reliable value, also hope to send up ^_^) The dielectric constant (Dk, epsilon, Er) determines the speed at which electrical signals propagate in the medium. The speed of electrical signal propagation is inversely proportional to the square root of dielectric constant. The lower the dielectric constant, the faster the speed of signal transmission. Lets make a figure m