版VLSI系统设计3.pptVIP

VLSI系统设计;抽象成栅控电阻;数字应用的MOS器件：;数字应用的MOS器件：;数字逻辑等效电路模型;本章概要：;3.1 基于电路的设计;3.1.1 基于电路的设计--逻辑门电路;.1;.1;.1;.1;.1;.1;3.1.1 基于电路的设计--逻辑门电路;示例：;.1;ROM位信号序列 = 组合逻辑输出波形;.1;.1;动态结构！克服静态ROM的不足;例题：按照真值表，用NMOS或非ROM结构电路实现逻辑。 ;NMOS;3.1.2 基于电路的设计--晶体管阵列电路;如何选择译码器?;3.1.2 基于电路的设计--晶体管阵列电路;.1; 可编程逻辑阵列PLA也是典型的晶体管规则阵列结构。对应ROM的译码电路改变成可以编程的“与”平面。 ; 实际PLA结构中，“与平面”并不是由“与门”阵列构成，同样的，“或平面”也不是“或门”阵列。 如ROM的译码器可以是“与/与非门”或者“或/或非门”，存储器部分可以是“与非门”也可以是“或非门”类似，PLA的两个“平面”的组合可以是“或非-或非”或者“与非-与非”，或者其他变形结构的阵列形式出现。 ;.1; 当用“或非-或非”结构PLA实现逻辑时必须输入取反、输出取反。 ;解：首先需将函数化为标准的与-或表达式：;.1;.1;.1;V;.1; 多级门阵列(MGA)是在PLA基础上变化而成的多级门结构，虽然它被称为门阵列，实际上它是多级PLA的组合，一个最明显的标志是它对输入、输出位置的限制。 ;3.1.3 基于电路的设计--PLA和MGA;第一级（2组）：7个负载+10（2个与阵）+6（或阵）；第二级：3个负载+4（与阵）+2（或阵）；合计32。;3.1.4 EPLD;3.1.4 EPLD;3.1.5 FPGA;3.1.5 FPGA-CLB (Configurable Logic Block);3.1.5 FPGA-PI (Programmable Interconnect );3.1.5 FPGA-IOB (INPUT/OUTPUT BLOCK );3.1.5 FPGA;开关逻辑中的MOS管：; MOS开关晶体管逻辑是建立在“传输晶体管”或“传输门”基础上的逻辑结构，所以又称为传输晶体管逻辑。;1. 多路转换开关MUX ;CMOS结构的MUX;带有提升电路的MUX; 在MUX作为选择开关的应用时，将B和A当作控制(地址)信号(长信号)，而将C0~C3当作数据信号(可变信号)，如果反过来，将C0~C3当作逻辑功能控制信号(长信号)，B和A作为逻辑数据信号(可变信号)，我们可以得到一个非常有趣地逻辑结构。 ;.1;.1;例2：设计一个实现四种逻辑操作的电路，其中控制信号为K1K0，逻辑输入为A、B，当K1K0=00时，实现A、B的与非操作；当K1K0=01时，实现A、B的或非操作；当K1K0=10时，实现A、B的异或操作；当K1K0=11时，实现A信号的倒相操作； ;A、B与非操作时，C0~C3为1110；A、B或非操作时，C0~C3为1000； A、B异或操作时，C0~C3为0110；A信号倒相操作时，C0~C3为1010。;3.1.6 基于电路的设计--开关晶体管电路;3.2 基于版图的设计;3.2 基于版图的设计; 门阵列是一种规则化的版图结构。门阵列版图采用行式结构，在单元行内规则的排列着以标准门定义的门单元。;.2;.2;.2;.2;.2;.2;Sea-of-gates;3.2.2 基于版图的设计—标准单元; 标准单元，是指采用经过精心设计的逻辑单元版图。 标准单元具有下列特征: 具有相同的高度，可以具有不同的宽度; 单元的电源线和地线通单元的上下端，从单元的左右两侧同时出线，电源、地线在两侧的位置相同，线的宽度一致; 通常单元边界内还包括一根或两根系统信号线。;.2;.2;.2;.2;.2;AND-OR=AND-NOR-NOT AND-NOR ;.2;.2;设计的自由度;3.3 电路与版图结合：自动设计 ;3.3.1 电路与版图结合：自动设计晶体管规则阵列+版图自动生成;3.3.1 电路与版图结合：自动设计晶体管规则阵列+版图自动生成;.3;.3;例题：按照真??表，用NMOS或非ROM结构电路实现逻辑。 ;例题：按照真值表，用NMOS或非ROM结构电路实现逻辑。 ;3.3.2 电路与版图结合：自动设计 门阵列+自动布局布线;.3;.3; 首先，对输入逻辑进行标准单元结构的布局，这时采用的是标准单元库中单元拓扑图。 其次，根据输入逻辑的网络进行布线，得到连接关系图。 最后，将单元版