新型图像传感器和并行图像处理芯片研究和集成.docVIP

项目名称： 新型图像传感器及并行图像处理芯片的研究与集成 首席科学家： 郑厚植 中国科学院半导体研究所 起止年限： 2011.1至2015.8 依托部门： 中国科学院 教育部  二、预期目标 总体目标 瞄准航天航空遥感，空天监视，机载探测、跟踪，微光夜视侦察、预警，光雷达跟踪和光电武器制导，特别是可见光、红外无源图像探测在全空无源探测预警系统中的应用等涉及国家安全的战略高技术对高性能光电传感器的迫切需求，采用全新的、具有原创性知识产权的技术路线，攻克具有更高灵敏度、更高信号噪声比、更高帧频、更宽光谱范围和更宽广动态范围的高端光电探测器、图像传感器、并行图像处理芯片、数据采集处理芯片及其它们在系统级芯片（SoC）或系统级封装水平上的集成技术，并研制出视觉集成芯片（SoC）和光电探测阵列集成封装系统（SiP）的原型。 五年预期目标 (1) 研制出极弱光强下具有高量子倍增效率的和较宽探测波段 （420nm~1000nm）的新原理光电探测器的64位线阵； (2) 研制出带有片上电荷/电流转换读出和放大功能的，新型GaAs基CCD 64位线阵原理器件及与读出选通、差分放大芯片的SiP集成原型； (3) 研制出256×256 CMOS图像传感面阵与并行图像处理相结合的SoC原型； (4) 研制配有数据采集卡或芯片的, 在极弱光强下（10nW级）具有高量子倍增效率的64位线阵光电探测系统； (5) 研制GaAs基64位CCD线阵与并行图像处理相结合的SiP集成原型。  三、研究方案 本项目总的指导思想是：要想在短时期内赶上国外已领先发展了半个世纪的光电图像传感、处理技术，只能遵照“有所为、有所不为”的方针，探索全新的、具有原创性知识产权的技术路线和它们的技术集成，在风险与机遇并存的氛围下去实现超越。 本项目学术思路和技术路线是： 进一步提高我们已发明和研制出的高增益光电探测器在极弱光强下的响应率；攻克GaAs基CCD图像传感器一直未解决的核心技术，实现片上电荷/电流转换和放大，使它能和硅基CCD图像传感器按同样的方式工作。在此基础上将GaAs基CCD线阵与行串行/列并行图像处理芯片在SiP层次上实现对接，充分发挥GaAs基CCD高移位速率和MPP图像处理芯片高速并行处理能力，以求实现高灵敏度、高信号噪声比、高帧频的CCD图像传感、处理集成系统的目标。 本项目的具体创新点与特色是： 在深入研究半导体 = 3 \* ROMAN III- = 5 \* ROMAN V族纳米器件结构中新物理现象的基础上，创造性地采用多种量子效应实现完全不同于雪崩倍增效应的新量子倍增机制，研制出在极低光强下具有高性能的、新原理半导体光电探测器。 采用全新的物理原理和结构，解决迄今为止GaAs基CCD图像传感器无法制作片上读出放大器的难题，使得GaAs基CCD图像传感器能和硅基CCD图像传感器按同样的方式工作。 采用行串行/列并行图像处理芯片大幅度提高了图像采集处理的帧频，可望实现500fps的实时图像采集处理。 将并行图像处理芯片与N条GaAs基CCD线阵结合，实现SiP系统集成，由于可同时发挥了两者的高速性能，预计可实现更高帧频的图像采集处理的SiP系统。 将64位高灵敏光电探测器线阵配上数据采集卡或芯片研制新型高性能光谱探测系统。 鉴于项目学术思想和所采取的技术路线均具有原创性，特别是拟攻克迄今为止GaAs基CCD图像传感器无法制作片上读出放大器的难题，一旦解决可以使得GaAs基CCD图像传感器能和硅基CCD图像传感器按同样的方式工作，可望研发出新型的GaAs基CCD图像传感器。加上与之相配的大规模并行图像处理芯片、数据采集处理芯片及其它们在系统芯片级（SoC）或系统级封装（SiP）水平上的集成技术,有望开拓出具有自主知识产权的，高灵敏度、高信号噪声比、高帧频的图像采集处理集成系统。  四、年度计划 研究内容 预期目标 第 一 年 研究在极弱光强下提高量子倍增效率的物理机制和器件结构;实现GaAs基CCD器件片上电荷/电流转换和放大的物理方案;研发GaAs基CCD线阵器件的全套集成工艺技术。 大规模并行图像处理芯片体系架构设计；高速CMOS图像传感器像素阵列和高性能模拟数字信号转换器阵列等模块电路的设计； GaAs基CCD器件输出电路的模型化和模拟信号处理电路设计；第一版大规模并行图像处理芯片的MPW流片：图像传感器像素阵列、并行模拟信号处理电路和高性能模拟数字信号转换器阵列等模块电路；CMOS图像传感器像素阵列等模块电路的功能测试、光谱响应特性、光时间响应特性和像素空间均匀性等特性测试。 研究亚微米CMOS读出电路模型和相关参数的确立: 如量子效率、光谱响应、噪声谱、CMOS电路开启电压的均匀性和输出性能；研究读出电路的电荷处理能力和读出动态范围，电