第五章_静态MOS存储器工作原理.docVIP

静态ＭＯＳ存储器 １．基本存储元 （1）六管静态ＭＯＳ存储元 电路图： 由两个ＭＯＳ反相器交叉耦合而成的双稳态触发器。 B、存储元的工作原理： 假设： Ｔ0 管导通，Ｔ1 管截止：存0； Ｔ0 管截至，Ｔ1 管导通：存1； 说明：MOS管有三极，如果栅极为高电平，则源极和漏极导通。如果栅极为低电平，则源极和漏极截至。 ①写操作。在字线上加一个正电压的字脉冲，使Ｔ2 、Ｔ3 管导通。若要写“０”，无论该位存储元电路原存何种状态，只需使写“０”的位线ＢＳ0 电压降为地电位（加负电压的位脉冲），经导通的Ｔ2 管，迫使节点Ａ的电位等于地电位，就能使Ｔ1 管截止而Ｔ0 管导通。 写入１，只需使写１的位线ＢＳ1 降为地电位，经导通的Ｔ3 管传给节点Ｂ，迫使Ｔ0 管截止而Ｔ1 管导通。 写入过程是字线上的字脉冲和位线上的位脉冲相重合的操作过程。 ②读操作。只需字线上加高电位的字脉冲，使Ｔ2 、Ｔ3 管导通，把节点Ａ、Ｂ分别连到位线。若该位存储电路原存“０”，节点Ａ是低电位，经一外加负载而接在位线ＢＳ0 上的外加电源，就会产生一个流入ＢＳ0 线的小电流（流向节点Ａ经Ｔ０ 导通管入地）。“０”位线上ＢＳ0 就从平时的高电位Ｖ下降一个很小的电压，经差动放大器检测出“０”信号。 若该位原存“１”，就会在“１”位线ＢＳ1 中流入电流，在ＢＳ1 位线上产生电压降，经差动放大器检测出读“１”信号。 读出过程中，位线变成了读出线。读取信息不影响触发器原来状态，故读出是非破坏性的读出。 ③若字线不加正脉冲，说明此存储元没有选中，Ｔ2 ，Ｔ3 管截止，Ａ、Ｂ结点与位／读出线隔离，存储元存储并保存原存信息。 （2）８管静态ＭＯＳ存储元 目的：地址的双重译码选择，字线分为Ｘ选择线与Ｙ选择线 实现：需要在６管ＭＯＳ存储元的Ａ、Ｂ节点与位线上再加一对地址选择控制管Ｔ7 、Ｔ8 ，形成了８管ＭＯＳ存储元。 （3）6管双向选择ＭＯＳ存储元 ８管ＭＯＳ存储元改进：在纵向一列上的６管存储元共用一对Ｙ选择控制管Ｔ6 、Ｔ7 ，这样存储体管子增加不多，但仍是双向地址译码选择，因为对Ｙ选择线选中的一列只是一对控制管接通，只有Ｘ选择线也被选中，该位才被重合选中。 ２．ＲＡＭ结构与地址译码 ①字结构或单译码方式 结构： (A)存储容量Ｍ=Ｗ行×b列； (B)阵列的每一行对应一个字，有一根公用的字选择线Ｗ； (C)每一列对应字线中的一位，有两根公用的位线ＢＳ0 与ＢＳ1 。 (D)存储器的地址不分组，只用一组地址译码器。 （2）示意图：１６×８的字结构单译码方式的存储器。 （3）字结构是2度存储器：只需使用具有两个功能端的基本存储电路：字线和位线 （4）优点：结构简单，速度快：适用于小容量M 缺点：外围电路多、成本昂贵，结构不合理结构。 ②位结构或双译码方式 结构： (A)容量：Ｎ（字）×b（位）的ＲＡＭ，把每个字的同一位组织在一个存储片上，每片是Ｎ×１；再把b 片并列连接，组成一个Ｎ×b的存储体，就构成一个位结构的存储器。 (B)在每一个Ｎ×１存储片中，字数Ｎ被当作基本存储电路的个数。若把Ｎ＝２n 个基本存储电路排列成Ｎx行与Ｎy列的存储阵列，把ＣＰＵ送来的n位选择地址按行和列两个方向划分成nx 和ny 两组，经行和列方向译码器，分别选择驱动行线Ｘ与列线Ｙ。 (C)采用双译码结构，可以减少选择线的数目。 示意图： 三度存储器：三个功能端 优：驱动电路节省，结构合理，适用于大容量存储器。 ③字段结构 结构： (A)存储容量Ｗ（字）×b（位），Ｗb：分段Ｗp （=Ｗ／Ｓ）*Ｓb (B)字线分为两维结构： （C）位线有Ｓb对 （D）双地址译码器 （2）示意图： （3）三度结构 （4）优：对字结构存储器的改进与提高，结构合理，适用于大容量存储器。 6管双向选择MOS存储电路 X选择线 Y选择线 位/读出线 位/读出线 读/写”1” BS1 V BS0 T3 T6 T7 I/O I/O T1 T0 T4 T5 T2 A B 读/写”0” 8管MOS存储电路 X选择线 Y选择线 位/读出线 位/读出线 读/写”1” 读/写”0” BS1 V BS0 T6 T8 T1 T0 T2 T3 T7 T5 6管MOS存储电路 字线 位/读出线 位/读出线 读/写”1” 读/写”0” BS1 V BS0 T3 T1 T0 T4 T5 T2 A B 地址 写选通 b7 读出 写入 读选通 A3 A2 A1 A0 字线 W15 W1 W0 BS1 BS0 字结构或单译码方式的RAM 16 选 1 地 址 译 码 器 FF FF FF FF FF FF FF FF FF 读写电路 读写电路 读写电路 …… ：： b1 读出 写入 b0 读出 写入 Y1 Y64 X64 X1 A5 A4 A3 A2 A1 A0