- 4
- 0
- 约1.12万字
- 约 85页
- 2017-08-22 发布于湖北
- 举报
数字逻辑第9章(xingbaoling)
2、逐次渐近型A/D转换器 ④第二个时钟脉冲,让次高位置1,。。。 三、反馈比较型A/D转换器 ③第一个时钟脉,将寄存器的最高位置成1,即:D7=1 若 ,将这个1清除。 若 ,将这个1保留。 ①转换开始时,( )先将寄存器清零。 ② 开始转换。 三、反馈比较型A/D转换器 举例: ADC满量程输入电压VImax=10V,现将VI=6.84V的输入电压转换成二进制数 1、DAC 各位对应的输入电压 2、清零 3、第一脉冲 D7=1 4、第二脉冲 D6=1 D6=0 5、第二个脉冲 D5=1 6、第八脉冲:比较结束,SAR输出DR由高电平 变为低电平, SAR输出的数字信号送入 八位输出寄存器作为ADC的转换结果输出。 三、反馈比较型A/D转换器 举例: ADC满量程输入电压VImax=10V,现将VI=6.84V的输入电压转换成二进制数 1、DAC 各位对应的输入电压 2、清零 3、第一脉冲 D7=1 4、第二脉冲 D6=1 D6=0 5、第三个脉冲 D5=1 6、第八脉冲:比较结束,SAR输出DR由高电平
原创力文档

文档评论(0)