嵌入式系统中从串配置fpga的实现.pdfVIP

朱伟王广君 本文主要论述在AR』Ⅵ嵌入式系统中如何实现 ③DIN：串行数据输入位。 FPGA从串配置的方法，将系统程序及配置数据存储在 ⑧DOUT：串行数据输出位，用于菊花链式配置。 系统Flash中，利用ARM的通用I／o口产生配置时 序，省去专用的配置PRoM。 ⑥INIT—B：由低电平到高电平跳变时，采样配置模式选择位 文中ARM微处理器采用samsung公司的 ARM7TDMI系列中的s3c44Box，FPGA采用xiljnx 呈现低电平。 公司spartan3E系列中的xc3s100E，详细讨论FPGA ⑦DONE：复位时为低电平，配置成功，则为高电平。 的从串配置的时序，同时论述s3c44Box从串配置 2．微处理器从串配置FPGA的时序 FPGA的配置过程： spartan3E系列FPGA的软、硬件实现方法。实践证明， 该方法在成本、体积、灵活性上均具有优势，将此方法 应用在嵌入式系统中具有很强的实用价值。 逻辑重新配置FPGA，延时100us充分复位内部逻辑后，将 PROG—B置为高电平。 l_引言 基于ARM微处理器技术的应用已经得到了广泛、深入的应 间，采样配置模式选择位M【2：O】，采用从串配置模式。 用，包括工业控制领域、网络应用、消费类电子产品、成像和安全 产品等领域。 FPGA通过把设计生成的数据文件配置到芯片内部的 DIN，数据字节先发低位，再发高位，配置过程中若发生错误，则 SRAM完成其逻辑功能，具有可重复编程性，可灵活实现各种逻 lNILB呈现低电平。 辑功能，FPGA的这种特性使其在现代电子系统设计中得到了广 泛应用。 高电平，否则为低电平。 基于SRAM工艺的FPGA是易失性的，系统掉电后SRAM 内的数据将全部丢失，需要外接ROM保存其配置数据，系统每 次上电时必须重新配置数据才能正常工作。通常设计时采用两 置区里的逻辑。 种方案保存SRAM内的数据，一是使用专用的PROM，×…nx公 微处理器从串配置FPGA的时序如图1所示。 司的XCF×x系列PROM提供FPGA的配置时序，上电时自动加 3．配置文件产生的方法 载PROM中的配置数据到FPGA的SRAM中：另～种是在含 有微控制器的系统中，如嵌入式系统，采用其他非易失性存储器 来存储配置数据，如EEPROM、FLASH等，微控制器模拟FPGA 的配置时序将ROM中的数据置入FPGA中。与前面一种方案 用作专用PROM编程。系统产生配置文件时首先按照产生专用 相比，在对成本和体积敏感的系统中，该方案更适用。 ASC